德国夫琅和费海因里希赫兹研究所HHI和硅谷缺失环节电子学(MLE)合作优化25G/50G以太网低延迟媒体访问控制器(MAC) Xilinx超规模+收发器技术。
“随着Xilinx Ultrascale+收发器达到30.5 Gbps, 100千兆以太网连接成为现实。Xilinx已经将用于100GE MAC的硬宏集成到他们的设备中，这就反映了这一点。然而，许多高性能嵌入式、测试和测量或汽车应用完全由更具成本效益的25G或50G以太网提供服务。我们的低延迟MAC软IP核解决了这一差距，”弗劳恩霍夫HHI数字信号处理组负责人Johannes Fischer博士说。
“MLE已经与Fraunhofer HHI合作多年，为Xilinx客户提供高速连接解决方案。我们的团队目前正在推广和支持Fraunhofer HHI经过验证的10GE MAC，以及相应的TCP/IP堆栈，所有这些都可以通过Xilinx网站获得。我们期待很快为我们的客户群提供25G/50G以太网解决方案”，MLE CTO Endric Schubert博士强调说。
夫琅和费HHI的10GE MAC IP-Core是一款符合IEEE802.3 -2008规范的低延迟以太网媒体访问控制器。IP核被专门设计为具有尽可能低的延迟，同时尽可能地提高资源效率。10GE MAC IP- core在Xilinx知识产权(IP)库中列出https://www.xilinx.com/products/intellectual-property/1-o0w4k1.html。
25GE MAC IP-Core将于2017年第四季度初发布，50GE MAC IP-Core将于当年晚些时候发布。设备系列支持将包括Xilinx Virtex UltraScale+ Kintex UltraScale+ Zynq UltraScale+ MPSoC Virtex。
如需更多信息，请访问www.hhi.fraunhofer.de和www.missinglinkelectronics.com/。