这是事实，我越老，我就越笨。我是在思考工程师在串行链路通道中放置高速直流阻塞帽的永恒问题时意识到这一点的。开云体育官网登录平台网址如果是在几年前，我可能还能背诵出专业知识年代但是现在，在我做了几年经理之后，在我回答这个问题之前，我必须停下来思考一下。幸运的是，答案很快就回来了，我晚上还能睡觉。我觉得这个话题很有趣，有几个原因;首先，这是一个非常实际的问题，几乎在每个高速设计中都能找到，其次，也许更重要的是，这是那些直觉可能会把你引向错误方向的主题之一。
假设你有两个选择，要么把DC-Blocking caps放在司机旁边，要么放在接收器旁边，你不知道答案，决定问两个你最喜欢的同事，一个坐在你右边的办公室，另一个坐在你左边。你向右走，问第一个人，因为这个工程师更习惯于在时域中思考，他建议把帽子放在靠近接收器的地方，并解释说:
“当信号从驱动器通过传输线传播时，它被衰减，上升时间退化，当信号最终到达靠近接收器的电容器时，大部分高频能量都消失了，反射更少，因此向接收器传输更多的信号”
然后你走到你左边的几个办公室，问你第二喜欢的SI人，这个在频域更熟悉的人可能会告诉你:
”对于所有无源互连，链中的每个元素都是倒数的，在所有元素连接后，整个拓扑也将是倒数的，在这种情况下，向前和向后传输是相同的，因此帽的位置真的不重要。”
嗯，你从你信任的两个同事那里得到了截然不同的答案，你决定不再和他们说话!
为了帮助解决这个难题，我的目标是向您展示一种简单的方法，通过查看时间和频域的数据来系统地分析问题。为了开始，我们将设置一个简单的拓扑结构，包括一个短和长传输线，一对通孔和一个电容器靠近一个端点，如图1所示。
创建每个拓扑模型通常需要大量的工作。在本分析中，我们将绕过所有这些复杂性，使用简单的行为和集总模型来说明这些概念。当模型更加详细和准确时，同样的理论也会适用。
图2显示了均匀、均匀、无源和因果传输线的RLGC，其特征阻抗为50欧姆，损耗正切为1.6%，线宽为3mils, DK为3.9，在1GHz时传播延迟约为173ps/英寸。
如图3所示，过孔将简单地建模为2pf的集中并联电容
最后，电容器将建模为串联R-L，表示内部部分寄生+两端两个并联电容器，代表衬垫和通孔，连接到走线，如图4所示
你可以说我疯了，但对于电容模型，我将删除主串联电容。这将有助于为模拟和进一步的TDR信令分析建立DC路径。尽管这听起来可能很奇怪，但请考虑到大多数高速信号协议都是dc平衡的，并且编码的最低频率内容是100ths (MHz)。在这些频率及以上，串联电容到位或短路的模型看起来与图4所示相同，我们仍然在建模寄生电感和分流电容，并在感兴趣的频率上显著存在。在创建了所有模型并如图1所示链接在一起之后，为了回答最初的问题，我们考虑两种情况:
- 驱动器位于端口1，接收器位于端口2(盖子非常靠近接收器)
- 端口2的驱动器和端口1的接收器(盖子非常接近驱动器)
我们在端口1注入一个脉冲，看到端口2的响应，然后在相反的方向(在端口2注入，在端口1观察)。理论上，如果不连续足够大，如果右边的朋友是正确的，我们应该看到接收器的脉冲有差异。
休斯顿，我们有一个问题，图5显示了两种情况之间没有任何区别，这意味着对于这种特定的拓扑结构和参数，电容器的位置将表现完全相同，无论您将其放置在驱动器或接收器附近。然后你模糊地记得左边办公室的朋友告诉你的s参数互惠(对于两个端口网络的无源元素，它意味着S21＝= S12)现在你看到它，你相信它，在这一点上你肯定会得出结论，你的时域朋友是错的，而你的频域朋友是对的。但是等待…在结束之前，让我们再深入研究一下。
现在在图6中，我们绘制了两端的TDR和返回损失。在TDR上，我们可以清楚地看到拓扑的所有元素，并且我们可以明确地看到来自端口2的TDR，更接近DC-Blocking帽，比来自端口1的TDR显示出更大的不连续，等效地，在频域，可以看到端口2的返回损失比端口1的返回损失严重得多。
在这种情况下，由于我们的拓扑结构是不对称的，我们可以看到S11不等于S22，也许这就是触发电容位置重要的直觉的原因，但事实仍然是，在我们非常简单的例子中，向前和向后的传输与图5所示完全相同
在结束分析之前，您决定再做几个测试。其中一个论点是，电容器的位置并不重要。为了证明这一点，让我们创建一个拓扑，其中总长度保持在11英寸不变，但我们将以不同的增量将电容器从一侧移动到中心。从理论上讲，我们应该看不到任何不同。
这就是有趣的地方，如图7所示，当电容从驱动器移动到传输线中间时，我们看到了几个事情:
- 接收器看到的信号会发生变化，这证明了在线路的任何地方放置帽子都是不一样的。
- 但是当我们决定一个上限位置时，我们可以放心，从左边或从右边驾驶将在接收器上产生相同的信号。
- 当我们将电容器从传输线的中心推向驱动器或接收器时，我们观察到在不同时间骑在脉冲上的端点之间的反射
- 当DC阻塞帽放置在非常接近任何一端时，我们可以看到图7中快速上升时间所描述的最大BW传输
实际上，只要简单地观察谐振位置和每个谐振的开始，我们就应该能够从一端检索到阻塞电容器的大致位置。
在图8中，计算共振后，我们得到大约1.3243"，(1"分离)，3.06"为3"分离，5.07"和6"为5"分离。你可能想知道为什么5英寸的间隔上有两个光点。请注意，当电容器从一端放置在5“时，从另一端放置在6”，因为11“的总长度一直保持不变。在5“分离情况下，我们看到电容器两侧的½波共振。
当然，所有这些不连续脉冲(光点)将继续来回传输数比特次，直到传输线的自然损耗将它们衰减。很明显，当计算眼睛时，这些光点会干扰后面的比特，最终极大地降低接收器看到的眼睛。
你可能也在想，如果传输线有更多的损耗，那些讨厌的共振会发生什么。让我们试一试。
在图9中，通过改变损耗正切，我们可以看到信号总体上是如何退化的，而且共振(光点)也变小了，在许多情况下，损耗是衰减共振的好朋友。
我们再做一个实验。之前的测试是考虑源驱动器和输入接收器阻抗为50欧姆，与传输线完美匹配。如果我们把盖子放在驱动器附近，并将驱动器源阻抗从40欧姆改为55欧姆，同时保持接收器恒定在50欧姆，会发生什么?
在图10中我们可以看到，改变源阻抗时电压的稳态值正如预期的那样发生了变化，但整体的不连续量有所变化
-在这种情况下，大小不会受到太大影响，但是等等，我并不是说源头和顶部的不连续性的大小不会改变光点的大小，最终它们会改变。上面我随意提到的1 / 2波共振幅度将直接受到传输线(介质)和端点不连续点之间值的差异的影响，实际上取决于不连续点的值，1 / 2共振可以转换为1 / 4波共振，但这将是另一个话题。
我想说的是在我们的案例中对于源阻抗在40欧姆到55欧姆之间的范围，除了脉冲稳态高值的预期变化外，波形的整体形状似乎没有受到太大影响
如图11所示，如果我们现在绘制两个不同位置的所有不同阻抗，我们可以清楚地看到，光点的主要因素是位置，而不是驱动器的源阻抗。
好吧，我之前骗你们说，上面的实验将是最后一个，我真的，真的，真的想再做一个。如果我们去掉盖子，所有这些模拟中使用的拓扑都是对称的，这意味着我在两端有相同数量的不连续。问题是:如果拓扑结构不对称会发生什么?
也许有一个连接器靠近其中一个端点，或类似的东西。为了尝试它，我将简单地加倍一个端通孔(图1中的via4)的值。然后我将运行两个情况，第一个与阻塞电容器，10“从via4，和第二个，与阻塞帽只有1”从via4(大通孔)
从图12中，无论是从时域还是频域来看，很明显这两种拓扑结构是不相同的。在这种情况下，当DC-Blocking帽更接近4pf via (via4)时，我们可以看到更大的反射。不要得出结论，把盖子放在更高的不连续一侧是更糟糕的选择，它可能不是，这是困难的，如果不是不可能说对于每一种情况，这真的将取决于你的拓扑和不连续的类型，以及你如何使用这些不连续来以一种“透明”的方式放置盖子。关键是要尽量减少反射，无论是接收机还是发射机，从信号的角度来看都不重要。
重要的是要注意，还有许多其他考虑因素，如可拆卸接口，热插拔功能，短路保护，等等，这些都会影响电容放置的决定。但从SI的基本观点来看，我们可以得出这样的结论:
- 顶盖的放置应尽可能减少直线上的不连续。正如你可以想象的，电容器的不连续面越小，它就越透明，它产生的反射就越少。在极端情况下，如果我们能够使电容器完全透明，那么它去哪里都不重要。
- 电容器“通常”应该尽可能靠近驱动器或接收器，希望比信号速率的1 / 2比特时间更近。这可以减小斑点的大小，并最大限度地减少眼睛的退化
- 当电容器位置建立后，无论拓扑看起来多么完美或丑陋，拓扑将从哪一端被驱动并不重要(驱动器和接收器的位置)。
现在回到最初的问题，以及你朋友提供的建议。因为有时候我是一个乐观主义者，我会说，你意识到两者都是对的做不管大写去哪里(时域人)，但它不当我们确定一个特定的拓扑结构时，无论是从一边还是另一边驾驶(频域人)，所以你原谅他们，然后回去和他们讨论术语。