通常，高频vna在测试装置上测量互连和其他RF设备。测试夹具是信号完整性(SI)工程师需要但不想要的东西。它们价格昂贵，设计困难，并且影响被测设备(DUT)的性能。通过从测量中移除夹具，去除嵌入使SI工程师和DUT之间的浑浊水域变得清晰。
去嵌入使用一种算法来隔离被测件，该算法在数学上从测量中移除测试夹具。除了测量测试夹具上的被测件外，去嵌入还需要对称为标准的设备进行额外的测量。去嵌入算法使用标准来计算称为误差盒的测试夹具模型。误差框以矩阵的形式存在，用矩阵代数将其从测量中去除。
误差箱通常被测量设备供应商称为“夹具模型”。术语“错误框”是学术期刊和教科书中使用的语言，短语“夹具模型”是工业术语。此外，“误差盒”中的“盒”一词来源于其在信号流图中的形状。还有一种叫做“错误模型”的东西，它看起来不像一个盒子。短语“错误模型”有一个数字作为前缀。内部VNA短开负载直通(SOLT)校准调整使用12项误差模型来去除VNA采样器和端口之间的伪影。本文中的术语“错误框”也是一个4项错误模型。
如果你是一个有经验的人，希望了解更多关于去嵌入的技术方面，请随意跳转到“去嵌入的样式”部分。
何时去嵌入以及为什么去嵌入
去嵌入的两个主要原因是:
- 直接比较测量和模拟
- 分析一个孤立的组件
在互连和高速串行组件设计中，3D模拟预测组件性能(见图1)。这些预测比原型概念更快，更具成本效益。然而，没有什么是像真正的东西。SI有句谚语说:“除了测量的人，每个人都相信测量结果;除了模拟的人，没有人相信模拟结果。”因此，所有感兴趣的各方都希望看到测量和模拟的接近程度。
在设计组件(DUT)并使用仿真工具验证其性能之后，设计和制造测试夹具，并将DUT放置在其上(见图2)。整个设置被带入实验室，其中每个可访问端口都被测量。实验室创建一份报告，比较测量和模拟的s参数，然后“中提琴!”测量结果与模拟结果完全不同(参见图3)。SI工程师真倒霉!
图1:模拟串行谐振器
图2:制作的串行谐振器和2x直通校准结构
注意:在这个板上有两个2x直通和两个串行谐振器，因为添加第二组是免费的。
图3:实测和模拟结构的回波损耗
这就是去嵌入的用武之地。额外的跟踪，称为2x直通，通常在测试装置上可用。使用2x通径测量，计算误差框，并将夹具去嵌。用去嵌入的s参数生成一个新的报告，模拟和测量看起来很相似(见图4)。底线是，如果不去嵌入测试夹具，就不能正确地将组件模拟与测量进行比较。
图4:去嵌入测量和模拟结构的回波损耗
在另一种情况下，高速串行通道设计人员需要选择组件。这些组件的性能有时以数据表或s参数的形式出现。一个好的SI工程师会验证来自供应商的任何信息，因为正如您所知，每个人都信任测量。为了给客户提供一种测量组件的方法，供应商通常在评估套件上向客户提供RF组件。这些评估套件仅仅是正确安装在测试夹具上的组件。将组件从测试夹具中分离出来，以确保以最好的方式查看组件是很重要的，因为错误的故障会导致不必要地寻找新的解决方案。去包埋将成分分离出来进行适当和公平的分析。
去嵌入的问题
这听起来可能很容易，但去除嵌入是困难的。一些人发现去嵌入技术难以理解和实现。此外，夹具的设计会限制被测件隔离s参数的质量。为了帮助SI工程师和实验室技术人员理解这些技术，以下部分介绍了SOL、TRL和2x Thru算法以及如何实现它们。
去嵌入算法在数学上是完美的。仿真结果表明，去嵌入可以在不出错的情况下去除复杂的测试夹具。然而，在现实世界中，没有误差的去嵌入是不可能实现的。去嵌入误差的两个主要来源是测量不当和与被测夹具不同的标准。
糟糕的测量有两种形式:无效的参考平面和高噪声底。无效参考平面是由于夹具设计不当或力矩扳手使用不当造成的。夹具设计不当是一个容易防止的问题;只需遵循下面几节中的规则即可。力矩扳手使用不当更是难上加难。当在扳手的某一位置施加力时，扭矩扳手被校准为在超过一个方向的扭转力后释放。在正确使用扭矩扳手的情况下，同轴连接器的公针将以控制的深度插入，并且每次测量的参考平面是相同的。在实践中，技术人员和工程师喜欢在扳手的头部附近抓扳手，这导致销深和参考平面不一致。
高噪声底很容易识别，因为s参数在噪声底类似于锯齿状的水平线。这条线的电平也叫动态范围。从时域捕获s参数的器件的动态范围在-20 dB到-40 dB之间。vna的性能要好得多:低至-120 dB。使用更多的平均值可以提高时域器件的动态范围。但在实际应用中，时域器件的动态范围限制在- 50db附近。相反，VNA的动态范围与其中频带宽相关;中频带宽越低，动态范围越好。1 KHz中频带宽是精度和速度之间的一个很好的折衷。
用于隔离被测件的测试夹具标准要么是传输线，要么是带负载的传输线。该标准的传输线设计与测试夹具的轨迹具有相同的几何形状。然而，两者之间的阻抗总是不同的。通常，在阻抗上放置±5%的制造公差。较低的公差是可以通过更高的废品率为板，但这会导致额外的成本。因此，在实践中，对于一个合理的价格，5%通常是人们所能期望的最好的。
工程师设计单端传输线以匹配测试设备的阻抗，通常为50欧姆。在最坏的情况下，这在实践中经常发生，测试夹具将高5%，标准将低5%。这导致一个五欧姆的标准和夹具之间的差异，应该被删除。在这种情况下，在反射的s参数中可以看到“纹波”(见图5)。为了尽量减少夹具和标准之间的阻抗不匹配，使用¼或½盎司铜并使用带状线传输线。使用薄铜允许铜蚀刻溶液快速去除不需要的铜，并最大限度地减少与蚀刻因素相关的阻抗变化。使用带状线走线也消除了与电镀和阻焊相关的模糊性。
图5:被测设备的回波损耗。考虑到蓝色走线，标准的阻抗比被测设备的夹具阻抗高10%。考虑到橙色走线，标准阻抗与被测设备的夹具阻抗的差异小于1%。
去嵌入的样式
大多数去嵌入算法是用信号流图开发的。信号流图将传输线表示为传递函数，连接到传输线末端的任何东西都表示为反射系数。短开路负载(SOL)技术在测量反射系数之前需要知道反射系数。透反射线(TRL)和2x-Thru方法假设反射系数是未知的。每种风格都有优点和缺点。
已知的标准
索尔
图6显示了用于开发SOL去嵌入公式的SOL信号流图。的E00 e01 e10 e11项为误差框的s参数。这个信号流图也在数学上表示了一个SOL标准的测量。假设E10 = e01，还有三个未知数。单端口s参数测量可与式2的信号流图相关。测量了三个不同的已知值Г，e01，e00,e11用公式2和克雷默法则求出。在实践中，大多数工程师使用开、短和匹配三种反射系数。
图5:SOL信号流程图
此时，您可能会问，“我如何测量这个反射系数?”答案是将其放置在与同轴连接器相连的传输线的末端，并用VNA进行测量。SOL去嵌入只能在VNA的同轴基准处进行。这限制了该方法，因为它不能取消嵌入测试fixture。
未知的标准
实验室
如上所述，TRL代表透反射线。导线是一种传输线，其长度是测试夹具上传输线的两倍。反射的长度与末端有断路或短路的测试夹具传输线相同。这条线是一条稍微长一点的直通线。为了使用TRL获得错误框，不需要事先知道标准的s参数数据。但是，增加的线路长度决定了错误框的可用带宽。因此，说这些标准不需要为人所知可能言过其实。
公式3和4显示了最小和最大频率与额外线长之间的关系。
在这里,l输电线的额外长度是以米为单位的吗εr是PCB材料表上给出的DK。
由于每条线路只有有限的带宽，因此使用多条线路来计算TRL错误框，并且来自每条线路的数据用于其有效带宽。大多数VNA测量从10 MHz开始，并且需要长度为8.4 m的传输线才能实现这一目标!由于这是不实际的，替代方案是使用一个匹配作为一个无限长的传输线，并产生数据直流电，理论上。
此时，您可能在想“这一切都很好，但是我如何计算TRL错误框呢?”嗯，我很高兴你问了!根据David M. Pozar的说法，计算是相当直接的。从计算开始el -γ方程5。
在方程中，l锰为直线的s参数，T锰为贯穿线的s参数。符号的选择使得的实部和虚部γ是积极的。接下来，按照以下公式计算如图6所示的错误框。
假设E01 = e10，并且找到了所有的错误框s参数。这个算法的推导和所有我省略的有趣的细节都在David M. Pozar的书中微波工程．
2 x-thru
在这里，我们对几种标准说“不”，对一次性健壮的去嵌入技术说“好”。单独的thru可以实现与TRL技术相同的错误框。假设E01 = e10时，通过的信号流图产生两个方程。
三个未知数的解不能只用两个方程求解;噢,不!不要害怕;我们使用一些特别的SI巫术来间接捕捉一个未知。带T12进入时域，并计算其阶跃响应。捕捉…的结尾T12及时找到它的50%相交点。接下来,把T11进入时域，并计算其阶跃响应。从飞行时间开始T11是它的两倍的位置，结束了吗T12的中点是T11．之后的所有数据T11的中点被强制为零，改变后的数据的脉冲响应被带回到频域;这是e00．用公式9和10计算误差框s参数的其余部分。在这些计算过程中要注意确保相位是正确的。在IEEE P370标准中详细介绍了该算法和1x反射变体的MATLAB代码。有意者也可直接与我联系。
TRL和2x-Thru方法将参考平面移动到测试夹具上。这是SOL无法提供的优势。然而，TRL和2x-Thru方法要求测试夹具和标准阻抗相同。当这些阻抗不同时，将产生非因果被测对象s参数。
在本文中，我讨论了为什么去嵌入很重要，如何避免实际去嵌入中的一些陷阱，以及几种去嵌入技术。我希望这篇文章对你有所帮助。
[1] D. Pozar，“电磁理论”，in微波工程,3.理查德·道金斯艾德，纽约，威利
[10]尹建军，“非对称夹具去嵌入的自动夹具移除(AFR)设计准则”，2014年8月
