低功耗，高性能电路经常受到电源相关问题的困扰。这种常见现象通常是由于神话(或误用)的经验法则。这些经验法则经常把我们引向错误的方向，使事情变得更糟而不是更好。在这篇文章中，我将强调一些工程师最常犯的错误，并分享一些为敏感电路设计清洁电源的基本规则。应用这些规则将导致更高的性能，更低的成本设计和更少的设计迭代。
什么是敏感电路?
敏感电路是那些容易被电源噪声损坏的电路。这些电路通常包括振荡器、LNAs、收发器、混频器和adc。我可能会收到许多读者的电子邮件，把它们添加到我的列表中，这是理所当然的，所以这些只是几个例子，而不是一个全面的列表。
经验丰富的振荡器设计师很清楚与电源相关的挑战。这在图1所示的振荡器原理图中很明显。在这个设计中，大约75%的组件与电源有关，而25%的组件与振荡器有关。
图1与振荡器相关的电路为白色，电源电路为高亮显示。示意图由www.ko4bb.com/~bruce/CrystalOscillators.html提供。
灵敏电路对什么敏感?
显而易见的答案是电路对电源很敏感噪音,对吧?图1中的振荡器电路可以表示为只有两个连接(或RF的端口)的电路——电源输入和振荡器输出，所以你可能会得出结论，噪声明显是由电源产生的。这个明显的结论是工程师在为敏感电路设计电源时最常犯的错误的原因。还有两个更重要的问题是，噪音来自哪里，它是如何到达那里的?
电源也可以看作是一个只有两个连接(或端口)的电路——电源的输入和电源的输出。如图2所示，这种简单的观点是有效的，无论电源是否包括电压调节器，无源噪声滤波器或只是连接在电源输入和输出之间的电线。电源输出端的噪声是通过不同路径流向输出端的独立噪声源的总和。例如，电源输入端的电压噪声流到输出端。这个路径被定义为电源抑制比(PSRR)。因此，电源的一个优点是PSRR，更高的PSRR性能导致电源输出时出现的输入噪声更少。电源内部也会产生噪声。在开关稳压器的情况下，这是清楚的，但即使线性稳压器产生噪声，并不是所有的稳压器都是平等的。因此，第二个优点是自产生的电源噪声。第三个噪声路径是电源呈现有限的非零输出阻抗的结果。 Current variations at the power supply output, are multiplied by the power supply impedance, resulting in power supply output voltage noise. These current perturbations can be generated by the sensitive load circuitry, by other circuits sharing the power supply output, or even due to radiated electromagnetic fields coupling into the power supply output. This leads to a third figure of merit; the output impedance of the power supply.
图2电源的简单视图突出了三个主要噪声源和路径，导致三个性能值。
电源输出的噪声被量化为来自这三个独立路径的噪声的总和。这些噪声项通常被评估为峰值，但也可以评估为均方根值。所有条款必须使用相同的评估。
(1)
如果已知噪声源是独立的高斯噪声，则总噪声可以被评估为平方和的平方根，但如果它们不是高斯噪声，则直接将它们相加，如(1)所示。
从前面的讨论和公式1中，我们可以总结出为敏感电路供电的三种电源性能指标，尽管这些性能指标也广泛适用于其他电路。
工程师在这些应用程序中最常犯的错误
求解(1)至少需要三个数据:
- 电源噪声对敏感电路性能的影响
- 灵敏电路所呈现的噪声电流(Icc的微小变化)。
- 敏感电路的阻抗
最常见的错误是在设计电源时没有这三个数据。这种情况最常见的一个原因是，尽管这些信息很关键，但很少(如果有的话)作为电路规格或数据表的一部分提供，因此需要设计人员执行测量。获取这些数据是至关重要的设计一种具有成本效益，合适的电源。
通往胜利的清晰道路
在获得或测量敏感电路对电源噪声的灵敏度之前，不要做任何其他事情。这通常涉及连接管线注入器设备(https://www.picotest.com/products_J2120A.html)在干净的工作台电源和敏感电路之间。线路注入器在监测敏感电路输出的同时进行调制。
在这个例子中，电路是一个振荡器。由于振荡器电源电压被调制，部分电源电压调制(AM)将转换为调频(FM)。振荡器相位噪声是对接近载波频率的非零能量的评估。振荡器的相位噪声也可以转化为时间抖动。
在图3所示的测量中，电源由20mV, 28kHz正弦波调制。测量显示了振荡器输出中由电源调制信号引起的噪声刺激，以及调制信号的一些谐波。此噪声距载波频率为28kHz OFFSET，并以dBc或dB相对于振荡器基本电平报告。在本例中，振荡器输出为10.8dBm, 20mV调制产生的杂振导致噪声杂振比该振荡器输出电平低9.17dB。
相位噪声计将其报告为弧度(和度)相位噪声以及剩余FM和RMS时间抖动。
图3使用线路注入器向电源添加20mV, 28kHz正弦波，并监测产生的振距。峰值由标记在-9dBc表示，而基约为-110dB。20mV噪声产生的杂振幅值为100dB。
|
图4电源被调制到多个频率，同时在振荡器输出中记录各自的噪声刺激。结果以图形方式显示，突出了锁相环的灵敏度。 |
这一过程的调制电源和监测所产生的刺激是重复在许多频率和结果被制表和图形如图4所示。
图4中的图表显示，被测振荡器在30kHz时对电源噪声最敏感。这种响应是典型的锁相环(PLL)内部振荡器。最大灵敏度的频率是锁相环电路设计的函数，可以是几千赫到几十兆赫的任何地方。
图3中的自激幅值约为100dB，从约-110dBc延伸至-9dBc的峰值。由于电源噪声，允许3dB退化，电源噪声密度在28kHz被限制为最大值:
(2)
相同的程序可用于确定许多其他频率的电源噪声密度，从而提供一个相关的频率噪声预算。代入(1)可以使噪声在三个噪声源之间分配。如前所述，只有当已知它们是独立的且为高斯分布时，才可以使用平方根相加。
(3)
图5中测量的相位噪声图显示了低噪声低阻抗线性稳压器直接通过2Ω系列电阻为振荡器供电的结果。在这种情况下，这两条曲线在28kHz时的差异约为26dB。同样，允许3dB退化导致最大电源阻抗为:
(4)
最小PSRR由电源输入端的最大噪声确定为:
(5)
超过这些要求超过几个dB并不能提供太多的性能改进，因此也不能证明更昂贵的电源是合理的。
图5振荡器相位噪声是用低阻抗电源和在电源和振荡器之间串联添加2Ω来测量的。额外的2Ω导致在28kHz时相位噪声相差26dB。
第三个常见的错误是(不恰当地)添加铁素体珠和陶瓷电容器来过滤噪声或纠正上述前两个错误所导致的缺陷。评估敏感电路的输入阻抗是很重要的，因为敏感电路内部通常有陶瓷电容器。铁氧体磁珠在低频时具有很强的电感性，从而提高了电源的阻抗，因此需要电容来抵消电感。所需的电容可由珠电感值和上面(4)计算的输出电阻确定。质量因子(Q)设置为1，电容根据平板电阻和珠电感计算。例如，使用电感为2uH，电阻为0.14Ω的珠子需要电容:
(6)
电容的ESR应该近似等于(4)中计算的电阻，因此对于本例:
(7)
注意，所需的电容可能相当大。减少ESR和/或电容将导致阻抗共振和降低电路性能。最后需要考虑的是，该滤波电容器的ESL可以与敏感电路内部的任何陶瓷电容产生谐振。假设滤波电容器ESL为2nH(对电解电容器的合理猜测)，然后保持低Q以避免阻抗共振，要求陶瓷电容为:
(8)
同样，如果该陶瓷电容器的ESR为0.14Ω，与(4)和(7)一致，则可以实现最佳性能。这可能需要外部串联电阻或ESR控制的陶瓷电容器。
结论
如果你遵循我在这里概述的三个步骤，为敏感电路设计最佳电源是很简单的。
首先，获取电路电源灵敏度的数据。这通常意味着自己获取数据或要求供应商以类似于我在这里展示的形式提供数据。
其次，使用测量来确定电路对电源电阻的灵敏度。
第三，确保你知道电路的电源输入处的阻抗。
参考文献
s.m.桑德勒，时钟功率优化依赖于抖动控制《电子设计》，2012年9月9日www.electronicdesign.com/analog/clock-power-optimization-depends-jitter-control
s.m.桑德勒，排除时钟抖动和识别PDN敏感性，EEWeb 2016年4月11日www.eeweb.com/blog/eeweb/troubleshooting-clock-jitter-and-identifying-pdn-sensitivities
Keysight如何设计电源完整性YouTube视频系列www.keysight.com/find/how-to-videos-for-pi
排除时钟抖动，Keysight Solution小册子http://literature.cdn.keysight.com/litweb/pdf/5992-1645EN.pdf?id=2767985
低相位噪声设计:晶体振荡器http://www.ko4bb.com/~bruce/CrystalOscillators.html
