在具有嵌入式时钟的高速信令中，几ps的对内偏移可能会导致严重的信号退化。点对点拓扑结构和长PCB迹线将重点放在由于弯曲、玻璃编织、确定性和随机不对称造成的局部速度变化上。在本文中，我们分析了造成单端迹延迟的因素。由于弯曲和转弯，差分对的长度会有所不同，因此，在每个转弯时，外部轨迹都有一点额外的长度。我们展示了使用中心线轨迹长度可以给出高达几ps的延迟估计误差。我们展示了不同的转弯(直角、双45度或弧形转弯)如何影响延迟。接下来，我们看看补偿倾斜的实际方法，并比较它们的性能。我们考虑了一些统计因素的偏差，并建立了一个限制，低于这个限制，薪酬就没有意义了。通过几种简单结构的实测性能对模拟数据进行了说明。
简介及背景
倾斜是传播延迟与所需参考时间的偏差。在传统的并行同步总线中，并行总线的数据线和一个单独的定时信号之间是很重要的。在这种情况下，倾斜通常发生在定时信号的跃迁和加载单端信号的跃迁之间。倾斜的主要来源是沿线器件的长度差和电气负载，印刷电路线路传播特性的变化只是在较小程度上。超过几百Mbps，歪斜必须通过使用转发或嵌入式时钟来减少。由于嵌入式时钟的存在，在高速信号传输中，车道对车道的倾斜不太重要。然而，在大多数高速串行设计中使用的差分信号需要在车道的正极和负极之间进行严格的倾斜管理。多gbps的数据速率可能只允许几个ps的倾斜，然后信号降级，如模式转换，信号幅度的降低或EMC问题就会出现[1]，[2]，[14]，[15]。对于点到点拓扑结构和长PCB走线，必须重新强调由于弯曲和转弯[3]，[4]，玻璃编织效应[5]，[6]，[7]以及差分对的正支腿和负支腿之间类似的确定性和随机不对称而引起的传播速度的局部变化。
倾斜是信号相对于某些参考时间的到达时间误差。它本质上是一个时域参数，依赖于传播时延的测量。无论我们是在时域还是频域测量偏斜，传播延迟的定义已经提出了问题。当我们测量波形到达的时间时，我们需要一个参考时间和一个参考电平。作为图1举例说明，一旦过渡波形在源点和目标点的形状不相同，(传播)延迟值取决于我们选择的参考电平，引入了进一步的不确定性。
图1:具有理想边缘(左侧)和不同参考和目标波形(右侧)的延迟定义说明。
当信号在色散、有损耗介质中传播时，参考电平的选择就变得非常重要。信号大小和信号波形都会改变。
当我们在频域测量延迟时，我们可以为参考信号和目标信号计算相位延迟或群延迟(相位延迟的导数)，但这些延迟数将是频率的函数。图2说明了由单一均匀传输线的因果模型计算的相位延迟和群延迟。
图2:理想50欧姆均匀传输线(左)和相同长度的因果损耗50欧姆传输线(右)的相位延迟和群延迟。
请注意，相位延迟和群延迟都随频率的增加而衰减，并且在低频时都更陡。这种行为与电感和电容随着频率的上升而下降有关，这也意味着群延迟线在相位延迟线以下运行。
数据图2假设互连点匹配，即散射矩阵的参考阻抗等于互连点的特性阻抗。当参考阻抗不等于特性阻抗时，延迟值也取决于反射，如图所示图3．这最终卷积了局部变化的传播速度和特征阻抗[8]的影响。
图3:用40欧姆参考阻抗计算的理想50欧姆均匀传输线(左)和相同长度的因果损耗50欧姆传输线(右)的相位延迟和群延迟。
当有反射时，稳态(频域)时延和瞬态时域时延是不同的:瞬态入射波时延不变，稳态相位时延和群时延随频率呈周期性波动。反射对稳态延迟有影响的事实表明(2)式。我们应该根据实际感兴趣的传递函数(例如V出/ V源)，而不是从年代参数，这些参数不携带有关源和负载反射的信息。在情节上图3我们应该注意到相位延迟和组延迟的值都低于线路的40ps延迟。类似的趋势也可以看到图4，但由于损耗引起的色散，这种影响不那么明显。对于群延迟，这就不那么令人惊讶了，因为我们知道在共振时，它甚至可以变为负的。另一方面，对于相位延迟，我们可能怀疑值低于理想传播延迟的无损耗线表明非因果关系。
为了理解发生了什么，看看极端情况是有用的。图4而且5显示和我们之前一样的损耗少的互连图2而且3.，除了我们现在假设更大的不匹配。当失配率为10:1时，相位延迟的第一个最小值为30.8 ps，当失配率为10,000:1时，第一个最小值为20ps，这是“正常”40ps值的一半。第一个最小值发生在12.5 GHz，对应于用40 ps延迟值计算的半波长共振。请注意，在12.5 GHz谐振之后，相位延迟跳升到60 ps，最终在更高的频率下，它稳定在40 ps。与预期的40 ps值有这么大偏差的原因可以用未包装的相位曲线来解释:它现在基本上是一个从-90度开始的阶梯。这是因为选择的值创造了一个几乎完美的积分器。端接高阻抗的传输线可以简化为电流源驱动的静态电容，即恒相移积分电路。虽然有了这样极端的终止值，我们实际上不能将互连用于半波共振周围的窄带以外的频率的信号传输，但该图说明并解释了为什么不匹配的相位延迟可以低于匹配的相位延迟的物理原因。
图4和图5:对于理想的50欧姆均匀传输线，用500欧姆参考阻抗(左边)和500 kOhm参考阻抗(右边)计算相位延迟和群延迟，延迟为40 ps。
差分对的正支腿和负支腿之间的任何不对称性都会导致相位延迟的差异，这反过来又会导致时域响应中的信号失真。考虑两个12英寸长的差分对，其中测量的相位延迟对内差分别为3ps和18ps。
图6:歪斜造成的扭曲。接收器上的输出电压显示出3ps(左)和18ps(右)倾斜板之间的差异。
该差分对连接到差分源，差分源定义为阶跃函数，在-500 mV和+500 mV之间过渡，上升时间为50 ps。接收机处产生的模拟波形如图所示数字6．对比两幅图，在时域响应中确实存在对内偏态，且偏态数得到很好的保留。为了进一步研究时域响应，将差分输入信号的上升时间从1ps扫到100ps。因此，无论上升时间如何，单个瞬态边的偏斜数保持不变，这表明偏斜可以在很宽的数据速率范围内影响差分信号质量。相反，当沿信号路径有多个反射时，所产生的频率相关的相位延迟会产生上升时间相关的倾斜。
在几何上，当我们铺设一个复杂的电路板并需要多次弯曲或转弯走时，长度变化是一个确定性因素，这在微分迹线对中会导致长度差异。在每个转弯的外部痕迹有一点额外的长度。
图7:基于布局几何的微分对的中心线长度差异。
图7显示了四种情况的俯视图:a)为直蚀刻供参考，b)， c)和d)分别为微分对，分别进行90度急转弯，双45度转弯和90度弧形转弯。每个草图上面的表达式显示了中心线长度差。我们将在本文中更详细地再次研究这些结构。
为了确定一对外迹的额外长度，我们面临一个重要的问题:弯曲和转弯的迹的长度是多少。无论我们使用多窄的轨迹，转弯形状的内周长总是比外周长短。由于不太清楚，我们可能会使用每个轨迹的中心线长度。如果我们假设w = s = 6mils和tpd= 150 ps/ "时，我们得到24mil, 19.9 mil和18.8 mil中心线差和3.6 ps, 2.99 ps和2.82 ps的情况下，c)和d)的计算倾斜。请注意，对于所有这三种几何形状，长度差与轨迹宽度和轨迹间距的总和成正比，这表明在一般情况下，弯道处较窄且耦合较紧的轨迹会产生较少的倾斜。
仍然是确定的，但有点难以量化的是由于所导致的不连续而导致的弯道和转弯延迟的变化。这种不连续是小的局部场，我们可以把它近似为小的集总电容或电感负载在匝的位置。无功加载改变了整个传播延迟，也改变了迹线的阻抗。变化的阻抗产生反射，这也对延迟有影响。在这方面的弯曲和转弯有点类似于过孔，后者是垂直直角转弯，具有额外的特征(垫面和反垫面)，可能会造成更多的不连续和传播延迟的变化。最后，还有一些统计效应导致了延迟的不确定性。由于玻璃编织效应和玻璃树脂比例沿板面积的较慢的潜在变化，部分到部分和层到层的介电常数变化。
下载全文PDF格式．其他主题包括详细讨论:布局和材料相关的倾斜，由于玻璃编织的倾斜及其统计分析，倾斜补偿，和测量数据
参考文献
[1] V. Seetharam, Michael Brosnan，“倾斜和上升-下降时间不对称对PCB排放的影响”，2013年IEEE EMC研讨会论文集
[2] Alma Jaze1, Bruce Archambeault, Sam Connor，“基于非对称GND通道配置的差分信号通径的差分模到共模转换”，2013年IEEE EMC研讨会论文集
[3] Chang等，“利用补偿电感抑制共模噪声的弯曲差动传输线”，IEEE元器件学报，包装与制造技术，2012年9月
[4] Yuriy Shlepnev，“从电磁分析互连的设计见解”，前距离信号完整性研讨会，Longmont, CO, 2013年10月3日
Jason R. Miller等，“由于玻璃编织周期性加载造成的额外痕迹损失”，2010年设计展
[6] Mykola Chernobryvko, Dries Vande Ginste和Dani¨el De Zutter，“分析纤维编织效应对差分信号影响的扰动技术”，EPEPS 2013年会议记录
[7] Gerardo Romo Luevano, Jaemin Shin和Timothy Michalka，“纤维编织对高速界面影响的实际研究”，2013年ECTC会议记录
[8]诺瓦克等人，“通过TDR确定PCB走线阻抗:挑战和可能的解决方案，”2013年设计大会论文集
[9] M. R. Buford, P.A. Levin，和T. J. Kazmierski，“15GHz差分对中的时间倾斜和模式转换管理”，IEEE电子通讯，第44卷，第1期，2008。
克里斯·赫里克，托马斯·巴克，丁瑞华。“模拟纤维编织效果”。(http://pcdandf.com/cms/magazine/95/6187)，印刷电路设计与Fab, 2009年5月。
Scott McMorrow, Chris Heard，“千兆位数据速率下PCB层压板编织对差分信号电性能的影响”，2005年设计大会，加州圣克拉拉。
[12] H. Lee, Joungho Kim，“基于FDTD周期结构建模方法的弯曲延迟线全波分析的单元细胞方法”，IEEE AdvP, vol.25, No.2, 2002年5月
[13] Gustavo Blando等，“差动传输线中不对称引起的损失”，设计con 2007
Peter J. Pupalaikis，“群延迟及其对串行数据传输和测试的影响”，2006年设计展论文集
[15]陈洪川，Samuel Connor，吴宗林，Bruce Archambeault，“各种倾斜补偿策略对高速连接器模式转换和辐射的影响”，2013年IEEE EMC研讨会论文集
