西门子数字工业软件推出Tessent™多芯片软件解决方案，帮助客户大幅加快和简化基于2.5D和3D架构的下一代集成电路(ic)的关键测试设计(DFT)任务。
随着对更小、更节能、更高性能IC的需求不断挑战全球IC设计界，下一代器件越来越多地采用复杂的2.5D和3D架构，这些架构可以垂直连接芯片(3D IC)或并排连接芯片(2.5D)，从而使它们像单个器件一样工作。开云体育双赢彩票然而，由于大多数传统的IC测试方法都是基于传统的二维工艺，因此这些方法对IC测试提出了重大挑战。
为了应对这些挑战，西门子今天推出了Tessent Multi-die软件，这是业界最全面的DFT自动化解决方案，适用于与2.5D和3D IC设计相关的高度复杂的DFT任务。该解决方案可与西门子的Tessent TestKompress™流扫描网络软件和Tessent IJTAG软件无缝协作，优化每个块的DFT测试资源，而无需担心对其余设计的影响，从而简化2.5D和3D IC时代的DFT规划和实施。使用Tessent Multi-die软件，IC设计团队可以快速生成符合IEEE 1838标准的硬件，具有2.5D和3D IC架构。
西门子数字工业软件公司Tessent业务部副总裁兼总经理Ankur Gupta表示:“由于在2.5D和3D设备中采用密集封装的设计和部署，IC设计组织的IC测试复杂性急剧上升。“借助西门子新的Tessent Multi-die解决方案，我们的客户可以为未来的设计做好准备，同时减少测试实施工作，同时优化当前的制造测试成本。”
除了支持2.5D和3D IC设计的全面测试外，Tessent Multi-die解决方案还可以生成模对模互连模式，并使用边界扫描描述语言(BSDL)实现封装级测试。此外，通过利用西门子Tessent TestKompress流扫描网络软件的分组数据传输能力，Tessent Multi-die支持灵活并行端口(FPP)技术的集成。两年前推出的Tessent TestKompress流扫描网络将核心级DFT需求与芯片级测试交付资源解耦。这实现了一种不妥协的、自下而上的DFT流，可以极大地简化DFT计划和实现，同时将测试时间减少4倍。
“随着时间的推移，传统2D IC设计方法的局限性越来越明显，越来越多的设计团队正在利用2.5D和3D IC架构所能提供的功率、性能和外形优势。但是，在新设计中部署这些先进方案时，没有首先建立DFT策略，因为DFT策略承认这些架构存在的固有挑战，可能会增加成本，并破坏积极的时间表，”Pedestal research总裁兼研究总监Laurie Balch说。“然而，通过发展DFT技术以跟上多维设计的快速采用，EDA供应商可以在进一步实现2.5D和3D架构的全球主流采用方面发挥关键作用。”
欲了解更多关于西门子Tessent多模解决方案的信息，请访问在这里．