高速系统面临许多必须在同一堆叠中同时实现的阻抗要求——以太网的差分阻抗为100欧姆，USB为90欧姆，PCIe为85欧姆，以及无数的单端DDR要求。我们希望遵循规范，在正确的阻抗上选择组件和布线。然而，有时会遇到障碍——首选组件在85欧姆范围内不可用，或者上游包是另一个阻抗。

了解更多在这里．

相关资源

瑞萨开发22纳米嵌入式STT-MRAM电路技术，为物联网应用中的mcu提供更快的读写性能
Passive Plus, Inc.为传统HI-Q/低ESR电容器提供扩展的值范围
ART-Fi宣布FCC SAR监管的首个“合规机器人”