在整个SerDes IP开发周期中，需要不同抽象级别的多个SerDes系统模型来指导开发。首先，使用简化的系统模型进行体系结构探索，并派生出主要SerDes块的规范。然后，开发了一个详细的系统模型来捕获主要设计方面，并评估各个模块之间的设计权衡。当模拟设计信息可用时，该模型经常填充模拟仿真数据，以实现相关性。最后，为了支持混合信号设计验证，模拟块的行为在具有电路代表接口的SystemVerilog模型中被捕获。通常，这三组SerDes模型是由开发团队的不同部分开发的，需要一定程度的相关性，这反过来又增加了IP开发开销。
同时，有两种系统建模选项可用于促进SerDes IP供应商和系统集成商之间的技术交互。首先，在项目开始时，通道操作余量(COM)工具可用于实现高级规格校准。这种对齐既可以在通信标准的上下文中进行，也可以在专有链接的标准之外进行。使用COM作为通道遵从性工具的通信标准，以参考SerDes模型及其嵌入到COM中的参数的形式有效地定义了高级SerDes性能准则。专有链接还可以利用COM引用服务器来定义性能目标。然后，随着SerDes IP开发接近完成，相关的IBIS-AMI模型驱动信号完整性(SI)仿真，这些仿真通常由系统集成商(IP消费者)执行。IBIS- ami模型暴露了SerDes的性能，同时模糊了IBIS标准约束下的实现细节;因此，SerDes IP供应商通常将IBIS-AMI开发和相关性作为独立的面向客户的工作来维护。
然而，在com驱动的规范校准和ibis - ami驱动的SI签署之间，由于缺乏足够的SerDes系统模型，SerDes IP提供商和系统集成商之间基于仿真的技术交互是具有挑战性的。COM参考SerDes模型缺乏特定于实现的细节和时域分析能力;而IBIS-AMI模型限制了系统的可观测性，需要大量的更新工作。因此，无论是COM还是IBIS-AMI建模选项都不足以在各自的电路和通道设计阶段完全支持SerDes提供商和系统集成商。
在领先的高速串行链路系统中，SerDes电路的开发通常与通道开发同时进行，这为早期符合标准的系统以及专有链路提供了共同优化电路和通道设计的机会。乍一看，详细设计代表系统模型似乎是促进这种电路通道协同优化的一个很好的候选者。然而，知识产权保护问题以及模型支持物流挑战通常会阻止知识产权供应商与系统集成商共享其内部系统模型。
这篇论文提出了一个参数化的基于adc的SerDes系统建模框架，旨在支持从架构定义到模拟和数字设计再到设计验证的所有项目阶段。此外，该建模框架填补了通用COM和相关IBIS-AMI模型之间的空白，使SerDes IP供应商能够在客户的系统级设计流程早期向系统集成商提供高保真模型。这反过来又使串行链路系统组件之间基于仿真的协同优化成为可能。
我们首先介绍使单个模型能够支持广泛的系统建模活动的建模技术。关键设计变量的参数化允许在项目开始时对一组广泛的体系结构解决方案进行评估，并迅速集中在块级规范上，从而促进了设计阶段。将相对稳定的块接口从不断发展的块实现中解耦，可以在任何时候实现一个模拟就绪的顶级系统模型，而底层的块级实现则不断发展以反映设计的进展。我们使用面向对象建模来实现这种接口实现解耦。当与系统集成商共享模型时，面向对象的方法还支持在块级别进行模型混淆，以保护IP。块级模型支持自动导出到c代码或独立可执行文件。这是通过对仿真环境求解器的最小依赖来实现的，通过自动生成的模拟块的SystemVerilog行为模型来促进混合信号设计验证。然后，我们描述了一个相关示例，以说明如何配置所提出的建模框架来模拟基于112 Gbps adc的SerDes产品的硅相关IBIS-AMI模型。
剩余部分这篇论文分为六个部分。第2节通过SerDes IP开发周期回顾了典型的系统建模活动，强调了与维护多个系统模型相关的低效率。然后，第3节概述了支持开发统一SerDes建模框架的建模技术。第4节和第5节提出了统一的参数化发射器和接收器模型，旨在支持所有内部SerDes开发需求，并增加面向客户的系统建模需求。第6节描述了建议的SerDes模型与基于112 Gb/s adc的SerDes产品的IBIS-AMI模型之间的相关性示例，重点关注面向客户的用例。最后，第7节总结这篇论文．
这篇论文这里的引用在DesignCon 2022上展示。阅读全文DesignCon 2022纸,下载PDF．
