今天的高速串行收发器是一个复杂的系统，它采用了最好的技术流程来实现112 Gb/s的传输速率，甚至更高。SerDes收发器利用模拟和数字信号处理来补偿信道损耗、反射和串扰。对于112 Gb/s的操作，大多数中长端serde依赖于基于adc的接收器[7,8]，如图1．在基于adc的接收机中，连续时间线性均衡器(CTLE)提供模拟信号处理，而大部分信号处理通过前馈均衡器(FFE)和决策反馈均衡器(DFE)在数字域中执行。模拟和数字信号处理路径协同优化，以实现所需的性能目标，如功率、面积和链路到达。
高速串行收发器的设计是一项巨大的工程，需要多学科团队的协作，多年的开发周期，以及大量的资金投资。SerDes设计的多学科性质需要系统架构师、模拟设计师、数字设计师、布局设计师、固件工程师、信号完整性工程师和其他团队的参与。要实现投资回报，需要在尽可能少的设计迭代中按时交付一个完全工作的和可互操作的收发器——理想情况下是一次。
设计和验证如此复杂的系统需要明智地使用模型[10,12]。这篇论文特别关注整体系统验证模型的使用，包括评估端到端链路性能的系统模型，以及用于验证混合信号设计的单个块功能的模型。我们将展示这些行为模型可以在设计周期中比传统建模方法更早地自动生成。这就支持设计验证工作的左移。第2节介绍了SerDes开发周期中使用的不同模型，这些模型表示SerDes系统的不同表示级别。SerDes系统是复杂的混合信号系统，因此第3节讨论了各种混合信号验证挑战。然后我们讨论了使用的典型行为模型生成流，然后我们提出了一种可选的方法，允许混合信号验证的左拉屎。第4节讨论了实现自动行为模型生成的建模需求。在第5节中，生成了一个体系结构上精确的行为CTLE模型，它具有所需的输入/输出对应关系，并与底层体系结构模型相关。在第6节中开发了相应的CTLE简化电路设计，根据可用的电路仿真对体系结构模型进行了改进，并自动重新生成更新的电路精确行为模型。第七节总结这篇论文．
这篇论文这里的引用在2022年设计展上展出。阅读全文DesignCon 2022纸,下载PDF．
