当涉及到电源完整性时，现代基于asic的系统不能再根据经验法则进行设计。传统的评估基板上ASIC芯片功耗完整性的方法通常缺乏足够的精度。系统级配电网络(PDN)分析的关键要素是芯片模具模型，它需要专门的电子设计自动化(EDA)工具来创建。
这些EDA工具通常使用基于矢量或无矢量的动态电流配置文件创建芯片模型。基于矢量的芯片模型解决方案具有挑战性，并且通常不涵盖完整的ASIC芯片用例。此外，为模具、基板和PCB创建的模型具有多种可能的配置，例如集总、分布式、环状和局部配置。
在这里，我们解释了一个使用集总环模型来提高效率的工作流，同时实现准确性，并降低给定系统PDN的总体风险。我们还提供了一种改进的方法来确定衬底上的芯片凸起处的电压纹波是否违反了ASIC的定义规格和/或显示了一种评估系统中PDN目标阻抗的方法。
背景
电源完整性对所有新型电子产品的成败起着重要作用。功率是现代半导体和系统的主要瓶颈。正如摩尔定律所预测的那样，在过去的二十年里，晶体管的规模已经达到了在一个集成电路中集成数十亿个晶体管的水平。
随着每一代ASIC的发展，节点几何形状不断减小，导致栅极电容降低，从而降低功耗。然而，这也为额外的晶体管创造了更多的可用面积，从而导致功率的增加。此外，金属厚度和凹凸间距限制了金属互连走线的载流能力。整体噪声管理是必要的，因为在更快的边缘速率下增加电流密度和降低电压水平。然而，管理这些限制是一项挑战，需要详细的评估和优化。
评估基板上ASIC芯片电源完整性的传统工业方法通常缺乏足够的精度。这些方法中有许多涉及ASIC特性的经验法则估计，这些特性不能有效地捕获基板上的模具的正确操作。
对复杂ASIC进行适当的电源完整性分析必须包含整个PDN，包括稳压模块(VRM)、印刷电路板(PCB)、封装基板、芯片以及封装和PCB处的去耦电容器之间的相互作用。不考虑所有噪声源和所有运行状态的分析可能会错过影响整个PDN的重要相互作用。重要的前期工作已经证明了VRM和板，但基板和模具建模需要额外的工具和方法，这是本文的重点。
今天的ASIC设计有成千上万的多个功率域，需要在系统级使用EDA工具进行耗时的分析。系统级PDN分析的关键要素是芯片模具模型，它需要专门的EDA工具来创建。这些模具建模解决方案可以为芯片模型提供基于基于矢量或无矢量动态功率分析的瞬时电流分布。
生成基于矢量的芯片模型有许多挑战，这些模型并不总是涵盖完整的ASIC芯片电流概况。模具，基板和PCB系统模型有多种可能的配置，如集总，分布式，环和部分。
这篇论文提供使用集总和循环模型的无矢量电流配置文件进行分析，而不是使用分布式部分模型进行分析。该分析显示了提高效率和准确性的好处，同时降低了给定系统PDN的总体风险。最后，本文给出了在衬底上定制ASIC的测量相关仿真以及系统级电压纹波测量。
这篇论文发表在DesignCon 2022上。在这里下载完整的PDF文件．
参考文献
[b] Swaminathan, m.s， & Engin, A. E.(2008)。半导体和系统的电源完整性建模和设计．普伦蒂斯霍尔。
