当涉及到电源完整性时，基于asic的现代系统已经不能再按照经验法则来设计了。传统的ASIC模具功率完整性评价方法通常缺乏足够的精度。系统级配电网络(PDN)分析的关键要素是芯片模具模型，它需要专门的电子设计自动化(EDA)工具来创建。
这些EDA工具通常使用基于矢量或无矢量的动态电流剖面来创建芯片模型。基于矢量的芯片模型解决方案是具有挑战性的，通常不涵盖完整的ASIC模具用例。此外，为模具、衬底和PCB创建的模型有多种可能的配置，如集总、分布、环和局部。
在这里，我们解释了一个使用集总环模型的工作流，以提高效率，同时实现准确性，并降低给定系统PDN的整体风险。我们还提供了一种改进的方法，以确定衬底上模凸点处的电压纹波是否违反ASIC的定义规范，并/或展示了一种跨系统评估PDN目标阻抗的方法。
背景
电源完整性在所有新电子产品的成败中起着重要作用。功率是现代半导体和系统的主要瓶颈。根据摩尔定律的预测，在过去的20年里，晶体管的规模已经达到了在一个集成电路中集成数十亿个晶体管的程度。
随着ASIC的每一代，节点几何形状持续减少，导致更低的门电容，从而降低功率。然而，这也为额外的晶体管创造了更多的可用区域，总体上导致功率[1]的增加。此外，金属厚度和凸距限制了金属互连痕迹的载流能力。由于在更快的边缘速率和降低电压水平下增加电流密度，全面的噪声管理是必要的。然而，管理这些限制是一个挑战，需要详细的评估和优化。
传统的工业方法评估ASIC模具的功率完整性通常缺乏足够的准确性。许多这些方法涉及到ASIC特性的经验估计，不能有效地捕获衬底上模具的正确操作。
对复杂ASIC进行正确的电源完整性分析必须包括整个PDN，包括稳压模块(VRM)、印刷电路板(PCB)、封装基板、模具以及封装和PCB上的解耦电容之间的相互作用。不考虑所有噪声源和所有运行状态的分析可能会错过影响整个PDN的重要相互作用。重要的前期工作已经证明了VRM和板，但衬底和模具建模需要额外的工具和方法，这是本文的重点。
目前ASIC设计有数千个带有多个功率域的凸点，需要在系统级使用EDA工具进行耗时的分析。系统级PDN分析的关键是芯片模具模型，它需要专门的EDA工具来创建。这些模具建模解决方案可以提供基于基于矢量或无矢量动态功率分析的瞬时电流分布的芯片模型。
生成基于矢量的芯片模型存在多种挑战，这些模型并不总是覆盖完整的ASIC模具电流剖面。模具、衬底和PCB系统模型有多种可能的配置，如集中、分布、环和局部。
这篇论文与使用分布式局部模型的分析相反，使用集总和环模型的无矢量电流剖面进行分析。该分析显示了提高效率和准确性的好处，同时降低了给定系统PDN的整体风险。最后，本文对衬底上的自定义ASIC的测量相关性以及系统级电压纹波测量进行了仿真。
本文在2022年设计展上发表。在这里下载完整的PDF文件．
参考文献
[1]斯瓦米纳坦，m.s.，和工程师，a.e.(2008)。半导体和系统电源完整性建模和设计．普伦蒂斯霍尔。
