在我在《信号完整性杂志》上发表的文章的第一部分中《两张数据表的故事以及关于介电常数(DK)你需要知道什么》[1],我解释了由于IPC-TM-650-2.5.5.5测试方法手册[7],空气夹带是有效介电常数(Dkeff)和模拟和被测设备(DUT)测量之间相位延迟差异的主要原因。测试夹具的夹闭空气导致在层压板供应商的Dk/Df表中公布的Dk低于在实际印刷电路板(PCB)应用中测量的Dk。这是因为在真正的PCB中,所有的东西都粘合在一起,没有空气滞留,如图1的横截面视图所示。

自动生成的包含文字描述的图片

数字1铝箔粘结到芯材或预浸料电介质的例子。Rz是由轮廓仪测量的铝箔10点平均粗糙度。平滑是电介质的厚度,就好像箔被移除一样。

当具有相同Rz粗糙度的铜箔粘接到芯或预钉的每一侧时,Dkeff由已发布的Dk启发式地确定,通过以下简单修正因子[1]:

方程1。

e1 - 2610. jpg

地点:

H光滑的电介质的厚度是否像铝箔被去掉了一样

Dk=介电常数公布在层压板供应商的Dk/Df表中

Rz=铝箔供应商数据表中公布的Rz(JIS)或Rz(DIN)的10点平均值。不要将其与Rq混淆,Rq是粗糙度的RMS值。

罗杰斯公司[4]明白这一点。这就是为什么他们除了提供体积Dk之外,还提供了“设计”Dk,由TM650夹紧带状线谐振器测试方法[7]测量。Design Dk是使用差分相长方法从几种不同的测试材料和最常见的厚度上得到的平均值。这种方法是基于测量两个相同微带传输线几何形状的相位差,在同一面板上的不同长度。因为这是一个真正的微带应用,电介质完全结合到铜,没有空气滞留。通过对相位差和长度差的了解,经验地确定了有效Dk。

得到的有效Dk的准确性取决于以下几个因素:

  • 夹具设计
  • 两条传输线的长度比
  • 被测样品的材料厚度
  • 铜的厚度
  • 微带电路上铝箔的实际粗糙度。

代替实际的Dk/Df表,Rogers提供了一个方便的阻抗计算器,如图2的RO4003C示例所示。有三个Dk选项可用:

  • z轴体积Dk
  • 特定频率的Dk值
  • Dk值为特性阻抗

第一个单选按钮,如图2所示,给出的z轴bulk Dk值为3.55,由TM650 2.5.5.5测试方法手册测量。但是,当选择不同的频率时,该值不会改变。这使得这个数字变得可疑,因为很明显,设计Dk确实会随着频率而变化。因此,这个数字可以被认为等同于市场数据表,不应该被使用。

选中中间单选按钮后,会显示某一频率的Dk值,对应图2右下频率框中输入的频率。这是最有用的选项,因为它允许用户选择正确的设计Dk在任何频率他们选择的应用程序,包括特性阻抗。此选项已经考虑了箔片粗糙度效果,因此在模拟器中使用时不需要校正因子。

最后一个单选按钮选择a特征阻抗Dk计算。这是一个“设计”的Dk,但有一个不同的Dk。类似于大部分Dk选项,它不会随频率改变。对于罗杰斯计算器以外的任何模拟工具,大部分Dk而且Dk值为特性阻抗不应该使用值。

图形用户界面,自动生成应用程序描述

数字2罗杰斯公司阻抗计算器的例子。对于8mil厚的RO4003C介质,体积Dk为3.55,而设计Dk在频率上显示在左下角窗口中。

在information选项卡下,用户可以下载给定厚度的设计Dk over frequency,如图2的左下角窗口所示。可以选择这些数据并将其复制到剪贴板中,并粘贴到电子表格中进行进一步处理。

图3为RO4003C材料从8密耳到60密耳不同厚度下Dk与频率的关系图。可以看到,设计Dk在频率上不是恒定的,此外,对于不同厚度,它是不同的,主要是由于测量中已经包含的箔的粗糙度。

在相同的铝箔粗糙度下,较薄的材料比较厚的材料具有更高的设计Dk。这是因为当箔齿伸入薄的介电材料时,有更高浓度的电场,导致顶部和底部铜层之间的电容更高。对于较厚的介质,箔齿对电容和Dkeff的影响较小,如公式1所示。

由于箔的粗糙度对厚层压板的设计Dk没有显著影响,我们可以假设对于60mil层压板,体积Dk大致相当于设计Dk的频率。

图表、折线图自动生成描述

数字3.RO4003C从8密耳到60密耳不同厚度的设计Dk与频率主要是由于箔的粗糙度。在相同的铝箔粗糙度下,较薄的材料比较厚的材料具有更高的设计Dk。

启发式地,我们可以重新排列公式1,并估计用于RO4003C层压板的箔的Rz粗糙度为6.302μm来自方程2。

方程2。

e2 - 2610. jpg地点:

H光滑的8密耳(203μ米)层压板

Dk散装= 3.55在60 GHz为60 mil (1524μ米)层压板

Dkeff=设计Dk为8 mil (203μm) 60 GHz层压板

来自Picotest[6]的时域反射(TDR)演示板的截面样本进行了测量,如图4所示。TDR演示板是用8毫米厚的罗杰斯RO4003C核心层压板制作的,并覆盖了2盎司铜箔。

分析了铜粗糙度的5个随机样本长度,标记为图4中的样本1到样本5。然后将每个样本的总长度划分为5个相等的截面,类似于样本1的放大图,测量每个截面的最大峰谷高度。然后对每个样品长度的五次测量取平均值,以确定Rz粗糙度,如IPC TM650 2.2.17A[8]中所述,如图4所示。

5个样本的Rz均值为6.176μm,标准差(SD)为1.090μm.这与估计的粗糙度6.302相比是有利的μm,由公式2确定。

自动生成的包含图形用户界面描述的图片

数字4来自Rogers RO4003C的TDR演示板的横截面样本,由Picotest提供[6],用于确定铝箔的Rz粗糙度。

当我们使用从图4和公式1测量的实际粗糙度时,我们可以计算出不同厚度在60 GHz下的Dkeff,如表1所示。可以看到,与计算器报告的设计Dk相比,delta小于1% !

表1。Roger的设计Dk与Dkeff的比较,当简单修正因子应用于Bulk Dk在60 GHz。

高度
密尔

高度
μ

大部分Dk
@ 60 GHz

设计Dk
@ 60 GHz

Rz
μ

Dkeff
@ 60 ghz

δ

8.0

203

3.550

3.785

6.176

3.780

-0.13%

12.0

304

3.550

3.702

6.176

3.700

-0.04%

16.0

406

3.550

3.657

6.176

3.661

0.12%

20.0

508

3.550

3.625

6.176

3.638

0.37%

32.0

812

3.550

3.580

6.176

3.605

0.69%

60.0

1524

3.550

3.550

6.176

3.579

0.82%


Rogers Corporation提供了一个方便的计算器来代替Dk/Df表,在这个计算器中,“设计”频率上的Dk值可以直接使用,而无需校正粗糙度。当分析实际截面时,使用启发式方法修正的Dkeff与使用计算器设计的Dk相比具有良好的相关性。因此,在使用罗杰斯层压板时,应使用“design”Dk进行阻抗建模和PCB堆叠设计。

引用:
  1. B.西蒙诺维奇。”关于介电常数(DK)你需要知道的两张数据表的故事,信号完整性杂志文章,2022年4月。
  2. L.西蒙诺维奇。”基于导体表面粗糙度的有效介电常数和相位延迟模型的实用方法,”2017设计展,圣克拉拉,美国。
  3. 伊索拉集团, 6565西弗莱,钱德勒,AZ 85226。
  4. 罗杰斯公司, 2225 w。钱德勒大街。,钱德勒,AZ 85224。
  5. j·康罗德。”PCB材料的介电常数(Dk),罗杰斯公司博客文章,2018年9月11日。
  6. 用小环装饰,凤凰城,AZ 85085。
  7. IPC-TM-650, 2.5.5.5, Rev C,试验方法手册
  8. IPC-TM-650, 2.2.17A,试验方法手册金属箔表面粗糙度和轮廓(接触触笔技术)”。
  9. “微波介电性能测量”,《微波学报》,第35卷,第1期。7,第98 - 112页。