在进行印刷电路板(PCB)堆叠和信号完整性(SI)阻抗建模时，我们需要从正确的来源获得介电材料的特性。阻抗精确建模的一个重要参数是相对介电常数(εr)，即介电常数(Dk)。最好的来源是从层压板供应商的数据表。尽管我认为这有一个问题一个关于两张数据表的故事．”

营销数据表，如图1[6]所示的例子，很容易在层压板供应商的网站上找到。它们是为了快速比较电介质性能，以缩小您的应用程序搜索正确的层压板。市场数据表上的介电性能主要包括热性能和机械性能，这对于材料的物理结构以及在加工过程中与其他材料性能的叠加表现非常重要。

相关资源

Anritsu增加了VNA系列工具，提高信号完整性测试能力
锂电池导致UPS飞机坠毁?
每车道224 Gb/s:选择和挑战

但市场数据表并不能代表设计实际堆叠或进行阻抗和SI损失建模所需的内容。同一层板不同芯和不同预浸料厚度的树脂含量、厚度、Dk和耗散因子(Df)会因玻璃风格的不同而不同。市场数据表通常只报告50%树脂含量和2 - 3个频率点的典型Dk/Df。厚度未指定。此外，Dk和Df在频率上不是恒定的。因此，使用这些数据表中的数字将导致不准确的阻抗和相位延迟结果。

数字1．“营销”数据表的例子，很容易从层压板供应商的网站获得。Isola集团[6]．

相反，对于传输线建模，需要使用PCB制造商用于构建堆叠的相同的Dk/Df表数据表。图2显示了一个示例Dk/Df表。Dk/Df表提供了不同频率、不同玻璃风格的实际芯材和预浸料厚度、树脂含量和Dk/Df。根据堆叠的不同，通常需要厚度的组合来满足阻抗要求。每种厚度都有不同的Dk值。

在图2的例子中，Dk在1080玻璃风格的10ghz下为2.92，在2116玻璃风格的10ghz下为3.19。与图1中所示的10 GHz下的3.02 Dk相比，这表示Dk的变化为-3.3%至5.6%。

数字2．典型的“工程”数据表示例，显示不同玻璃风格和树脂含量随频率变化的Dk/Df表。Isola集团[6]．

许多工程师认为Dk是材料的固有属性。但实际上，它是通过特定的行业标准测试方法测量的有效Dk (Dkeff)。当将它们与设计应用中的实际测量值进行比较时，由于表面粗糙度[1]引起的相位延迟增加，Dkeff通常存在差异。

Dkeff高度依赖于测试设备和测量条件。许多层压板供应商常用的一种方法是夹紧带状线谐振器测试方法，如IPC-TM-650 2.5.5.5, Rev C，测试方法手册[10]所述。

由于所有玻璃增强层合板都是各向异性的，任何基于带状线的测试方法，如TM-650 2.5.5.5，或Bereskin带状线测试方法[13]，报告的Dk值中电子场是横向的信号传播。即如果信号在x-y轴方向上传播，则此方法测得的Dk为e场在z轴方向上时的Dk。

对于Isola的Dk/Df表[6]，如图2所示，Dk值采用TM-650 2.5.5.5试验方法测定。根据这些数据，可以计算出大多数结构的值。执行额外的验证运行以随着时间的推移收集统计数据，并验证计算是合理和准确的。

测量是在带线条件下使用精心设计的谐振元件模式卡进行的。它是用相同的电介质材料进行测试。如图3所示，卡被夹在两片未包层的待测电介质材料之间。然后整个结构夹在两块大板之间;每个内衬铜箔和接地。它们作为带状线的参考平面。

数字3.．夹紧带状线谐振器测试方法的说明，如IPC-TM-650, 2.5.5.5, Rev C，测试方法手册所述[１０]．

此测试方法可确保产品在制成品板上使用时的一致性。它不保证这些值直接对应于设计应用程序。

原因如下:

由于谐振元件图案卡和被测材料没有物理结合在一起，空气被困在各个层之间。这些小的气隙是由以下因素造成的:

  • 夹具中铜箔板的粗糙度
  • 从测试样品中除去的铝箔表面留下的粗糙度轮廓印
  • 共振元件图案卡上的铜被移除

由于TM-650测试方法，空气滞留是使用层压板供应商的Dk/Df表模拟和设计应用的实际测量之间存在有效Dk和相位延迟差异的主要原因。小空气间隙导致的有效Dk比实际PCB中测量的要低，因为所有东西都压在一起，没有空气滞留，如图4的横截面视图所示。

数字4．铝箔粘结到芯材或预浸料电介质的例子。Rz1比Rz粗糙2和H光滑的是电介质的厚度，如果箔被移除。

当电介质两侧铜的粗糙度不同时，如图4所示，Dkeff由以下简单的修正因子启发式地确定:

方程1。e1 - 2573. jpg

地点:

  • H光滑的为层压板供应商Dk/Df表数据表中的电介质芯厚度或PCB堆叠图中的压前浸料厚度。
  • Rz1和Rz2是铝箔供应商数据表中介电介质各自一侧的铝箔导体粗糙度。通常，Rz是由机械轮廓仪测量的10点平均粗糙度。
  • Dk为介电常数，来自层压板供应商的Dk/Df表数据表。

在图4中，Rz1为上箔的粗糙度，Rz2是底箔的粗糙度。在这个例子中，Rz1比Rz粗糙2．H光滑的为电介质的芯层厚度，如Dk/Df表所示，或预浸料的压层厚度，通常显示在堆叠图中。它是电介质的厚度，就好像铝箔被移除一样。

将Rz粗糙度相同的铜箔粘结在芯或预钉两侧时，Dkeff可简化为:

方程2。e2 - 2573. jpg

图5绘制了由S21相位或时间延迟导出的Dkeff除以频率equation2finalfinaltext.jpg来自Megtron-6带状线案例研究[3]。该方法与IPC-TM-650测试方法不同，它是从未包裹相位延迟确定Dkeff，而不是从规范中定义的频率范围内的谐振峰计算Dk/Df。

蓝色图是基于已发布的12 GHz Dk/Df表中核心和预浸液Dk值的模拟案例。当Dk因粗糙度而修正时，使用公式2，并重新模拟，Dkeff以粉红色显示。虽然Dkeff有所改善，但它仍然与被测设备(DUT)测量的Dkeff不一致，如红色所示。

数字5．频率上模拟Dkeff与测量值的比较。红色图是DUT实际测量的Dkeff。中间粉红色的图是一个模拟使用Dkeff校正由于粗糙度。下面蓝色的图是使用Dk/Df表中公布的12 GHz的Dk和非因果粗糙度模型模拟的。绿色虚线图是一个模拟使用Dkeff由于粗糙度;采用因果Huray-Bracken粗糙度模型。用Simbeor建模[11]并用Keysight ADS进行模拟[12]．

粉红色和红色图之间的差异是因为方程2中的Dkeff仅校正了由于自电容(C11)每单位长度的传输线。但铝箔的粗糙度也增加了自感系数(L11)每单位长度的传输线，增加额外的相位或时间延迟[4]。

这是反直觉的，可能会令人困惑，因为我们通常只把Dkeff与电容联系起来。根据定义，Dkeff是实际结构的电容与空气取代电介质时的电容之比。但这只适用于静电场。对于时变电磁场，Dkeff变为频率依赖[14]。

如果传播延迟(一系列问题)，以每单位长度的秒为单位，由以下公式确定:

方程3。e3 - 2573. jpg

而且c0光速是光速吗equation4textfinal.jpg分别为自由空间的渗透率和介电常数，则:

方程4。e4 - 2573. - jpg

地点:L11；C11为单位长度的自电感(亨利)和自电容(法拉)。

公式4清楚地表明，随着自感的增加，Dkeff将成比例地增加。这意味着PCB传输线，计算无标题的- 2573. png不能相信与相对介电常数相同(εr)的电介质材料。这样做的后果是导致不准确的阻抗预测和非因果时域模拟，导致与测量的相关性差。

在模拟因果模型时，在输入信号发生变化之前，它的输出信号不会产生任何变化。当场求解器通过将粗糙度修正因子应用于金属[4][5]的复阻抗虚部来正确修正自感时，该模型便可建立。当与公式2中岩心和预泡料的修正Dkeff相结合时，具有良好的相关性，如图5中绿色虚线图所示。不幸的是，并不是所有的场求解器都有因果粗糙度模型来校正模拟中的电感。

由于没有简单的方法从相位测量回溯到建立用于建模的正确Dkeff，特别是对于有损耗的带状线结构，启发式方法是一种替代方法。

为建模使用正确的Dkeff可确保正确的时域反射计(TDR)阻抗预测，如图6所示。红色图是测量的从[3]到TDR的差值。当在模拟中使用Dk/Df表中的核心和预浸料Dk以及非因果粗糙度模型时，蓝色图显示了阻抗的高估。当使用公式2中的Dkeff和非因果粗糙度模型进行模拟时，粉色图显示阻抗图中的低估。

只有当我们应用[11]中的Huray-Bracken粗糙度因果模型，以及公式2中的Dkeff时，我们才能看到自感增加的影响，如图6中的绿色虚线图所示。

乍一看图6，人们可能会认为粉色图与测量的红色图具有更好的相关性。但是由于测量的图沿其长度有一个阻抗纹波，因此仅从TDR图很难得出哪个是正确的模型。只有当我们比较从图5的绿色虚线相位延迟图中得到的Dkeff时，我们才能得出绿色虚线TDR图是正确的阻抗。

数字6．当模型中使用不同的Dkeff时，模拟与实测的差分TDR图。当使用数据表中的Dk时，蓝色图高估了阻抗。粉红色图低估阻抗时，Dkeff (方程2)和非因果粗糙度模型。绿色虚线图是当Dkeff (方程2)和因果Huray-Bracken粗糙度模型。用Simbeor建模[11]并用Keysight ADS进行模拟[12]．

简介:

市场数据表中的介电常数不能用于正确设计PCB堆叠和阻抗和相位延迟的传输线模型。相反，应使用层压板供应商的Dk/Df表。

许多层压板供应商提供的Dk/Df表源自夹紧带状线谐振器测试方法[10]或类似的Bereskin测试方法[13]。但这些数字并没有考虑铝箔的实际粗糙度。当考虑基于层板厚度和Rz箔粗糙度的简单修正因子时，可以使用更准确的Dkeff值以及因果粗糙度模型进行阻抗和传输线建模。

对于PCB传输线，用相位或时延测量方法计算的Dkeff不能确定为介电材料的相对介电常数。使用此值将导致不准确的模拟结果。

引用:

  1. L.西蒙诺维奇。”基于导体表面粗糙度的有效介电常数和相位延迟模型的实用方法， 2017设计展，美国圣克拉拉。
  2. B.西蒙诺维奇。”堆叠注意:混合参考平面粗糙度对传输线损耗影响的案例研究，信号完整性杂志文章，2021年8月10日。
  3. B.西蒙诺维奇。”PCB制造:SI/PI工程师需要知道的第一次建模成功， DesignCon 2021春假网络研讨会系列，2021年4月12日至16日。
  4. V.德米特里耶夫-兹多洛夫，B.西蒙诺维奇，伊戈尔·科奇科夫，”导线粗糙度因果模型及其对传输线特性的影响， 2018设计展，美国圣克拉拉。
  5. J.E. Bracken，“表面粗糙度的因果Huray模型”，设计展2012，圣克拉拉，美国。
  6. 伊索拉集团， 6565西弗莱，钱德勒，AZ 85226。
  7. 电路箔卢森堡大公国，6 Salzbaach, 9559 Wiltz。
  8. 罗杰斯公司， 2225 w。钱德勒大街。，钱德勒，AZ 85224。
  9. J. Coonrod，“管理PCB材料:介电常数(Dk)”，Rogers Corporation，博客文章，2018年9月11日
  10. IPC-TM-650, 2.5.5.5, Rev C，试验方法手册
  11. Simbeor THz[计算机软件]．
  12. Keysight Advanced Design System (ADS)(计算机软件)。
  13. “微波介电性能测量”，《微波学报》，第35卷，第1期。7，第98 - 112页
  14. 维基百科的贡献者。(2022年1月12日)。相对介电常数．在维基百科，自由百科全书。2022年1月14日18:14检索到。