一个六千万口径的枪管太小了，不用担心，对吧?而那20mil焊锡垫-信号肯定不会“看到”，对吗?
如果你使用高速信号，毫无疑问你问过这些问题，有人告诉你“视情况而定”。您可能有自己的经验法则(RoT)，可以帮助您确定哪些不连续(或“特征”)可能会影响信号质量。在本文中，我将分享我最喜欢的与特征大小相关的经验法则，并演示其用法。继续往下读，你会发现什么时候需要注意，为什么要注意。是的，“小”随频率而变化。
尺寸，频率和高速
当边缘速率为10纳秒时，我们可以轻松地连接信号，而无需考虑高速效果。事实上，经过三十年对互联网络的研究，我的最爱“高速”的定义[1]为still:“当你不得不做一些事情，而不是简单地连接它时，网络可以被认为是‘高速’的。”换句话说，为了使信号工作，需要一些超出连接性的东西，比如长度、阻抗、终止、定时、均衡和/或我们已经学会管理的所有其他东西。
当一个数字信号的边缘速率长于互连的往返时间时，它仍然表现良好。这在直觉上是说得通的，因为信号上升得非常缓慢，它无法“看到”其路径上的缺陷。因此，只要边缘速率至少为4 ns, 12”连接就很好。显然，现在情况已经发生了巨大的变化，我们经常在12英寸的连接上使用20 ps的边缘速率。我们如何应对GHz信号带来的挑战，要求我们关心甚至是最小的功能?请记住往返的思想，因为我们将重新使用它来帮助回答这个问题。
有用的经验法则(RoT)
在询问其他人如何确定相关功能大小时，我最喜欢的回答是:“任何小于0.1 UI的功能都可以忽略。”虽然这听起来很简单，但我们需要将时间转换为长度来方便地应用它。由于PCB传输范围为150到185 ps/英寸，平均输出为6 mils/ps。所以我们有:
相关的inline Feature Length >= 0.1 UI
~ = 0.1 * UI * 6毫升/ ps
= 0.6*UI mils (UI in ps)
因此，唯一需要记住的是UI的60%。例如，对于10 Gbps信号(UI=100ps)，应该仔细管理大于60 mils(=0.6*100)的特性。注意"在线,意思是信号从Tx传输到Rx和Rx时必须经过的特征一个存根也没有．
以下是我喜欢这篇文章的原因:
- 这是简单的记忆和容易缩放的数据速率
- 它重用了熟悉的edge_rate > feature_roundtrip，因为Gbps边缘速率通常是0.2*UI的最小值，因此需要关注0.1*UI的特性
- 它符合可接受的存根经验法则的往返时间，即0.3/Gbps ([2]，幻灯片5）
模拟是否一致?
为了测试RoT，我构建了一个典型的5“100欧姆10 Gbps通道，现代Lt/Dk为0.006，故意使其短而低损耗，以突出不连续的影响。然后，我构建了阻抗变化为+/- 20%(80和120欧姆)的不连续模型——类似于信号在通孔和连接器处遇到的范围。我在通道中插入了一个不连续面，其大小范围从10到200密耳(以10密耳的增量扫过，或20个长度)，同时保持整个通道长度恒定在5英寸。将不连续的位置以1英寸的增量从Tx进一步移动，产生了图1中眼睛高度与不连续长度的图。在图1中，四种颜色(红、绿、蓝、黑)分别代表与Tx之间的四种距离(分别为1 "、2 "、3 "、4 ")，深色代表低阻抗的80欧姆不连续，浅色代表120欧姆。
图1．10 Gbps眼睛高度退化与不连续长度、位置和阻抗(MATLAB创建的图像)
图1揭示了一些有趣的事情:
- 在大多数情况下，RoT建议的60密尔极限(垂直黑线)代表曲线的膝盖。虽然在某些情况下可以看到高达60密耳的眼高度退化，但仍低于2%。超过0.1 UI点，每0.1 UI点，眼睛高度可以降低10%。
- 当我们将不连续性从Tx进一步移动时，眼睛高度退化增加，可以通过比较它在1”(红色)，2”(绿色)，3”(蓝色)和4”(黑色)的位置看到。
- 在这种情况下，低阻抗80欧姆不连续(深色)比高阻抗120欧姆不连续(浅色)造成更大的退化。
在较慢的数据速率下模拟显示出更线性的趋势，当我们接近0.6*UI mils时，有类似的2%的退化。在更快的数据速率(20+ Gbps)下，RoT长度的退化率高达5%，这证实了一句格言:事情不会随着我们的速度而变得更简单。在您选择的模拟器中自己测试RoT或下载一个试用版MATLAB的信号完整性工具箱执行类似的分析。请务必在下面的评论部分发表您的发现。
图2绘制了RoT建议的相关不连续长度与数据速率的关系，并说明了为什么当数据速率超过16 Gbps时，我们一直关心30 mil特征。
图2．相关特征大小与数据速率RoT
我该如何应用它?
有些人会说这个经验法则不够严格，而另一些人会说它过于保守，这突出了一个事实，它只是一个“经验法则”。换句话说，它给了你一个快速的方法来定位自己的时间和空间，并知道如何，以及在什么程度上，应用你的工程技能。例如，当数据速率超过8 Gbps时，阻抗在PCB设计中变得始终相关。查看图2，请注意这是RoT通过长度穿过典型pcb厚度的数据速率，或60到120密耳。一旦你知道哪些不连续是相关的，努力理解他们的阻抗，然后调整阻抗，以匹配周围互连的阻抗。
我经常花时间研究在经验法则建议的长度上或以下的不连续。这是因为随着数据速率的提高，今天的边缘问题将成为明天的头痛问题。所以，最好在你有时间的时候找到解决方案。事实上，历史表明，以一种数据速率流通的项目在下一种数据速率([3]第3页)．预工作项目，如锥形反垫痕迹([3]11页)，去除蛇形长度匹配([3].第12页)，补偿断线阻抗([4].23页)让我有机会遍历模拟/关联循环几次，并在问题变得有问题之前找到解决方案。
总之
随着串行链接变得既短又快，理解和最小化不连续变得越来越重要。将旧的边率应用于往返关系到现代，我提供了一个经验法则来帮助衡量哪些互连结构，因此不连续性，需要关注——以及关注到什么程度。我相信您会发现RoT是一个可以轻松应用的方便度量。您也可以在pcb和封装之间切换时使用它，将密尔更改为微米(RoT=15*UI um)。
如果你有一个最喜欢的经验法则来帮助决定设计中哪些不连续是相关的，一定要在下面的评论部分分享它。
本文节选自唐纳德·泰利安的新书《信号完整性，在实践《硬件、SI、FPGA和布局工程师实用手册》。
参考文献
[1]“高速”的定义
[2] Bogatin 's Stub RoT:幻灯片5适应信号完整性工具和技术”
设计展最佳论文:将更高的数据速率串行链路引入生产-问题和解决方案”
[4] DesignCon Paper: "用于大系统性能调优的新SI技术”
相关资源
