在早期的DDR系统中，时钟、命令和地址信号(这里称为C/A)使用分叉拓扑分布到多个dram，其中这些信号几乎同时传播到系统中的所有dram。命令行和地址行的传播延迟(在这样的系统中)给系统引入了时间偏差，限制了总线的工作频率，最终影响了这些内存系统的性能。
C/ a总线的性能也受到电容负载的限制。增加更多的内存设备以增加模块(DIMM)上的内存容量会增加C/A线路的电容负载，从而限制C/A线路上的最大信令速率。因此，在大型服务器设计中(需要大量内存，因此电容负载会很高)，每个内存卡上都放置一个寄存器IC。信号进入寄存器IC，然后C/A信号被重新传输到各个dram。
“飞掠”命令/地址架构在这里提出的“多滴”通道通过解决电容负载和时间倾斜问题提高了内存系统中的信号完整性。开云体育官网登录平台网址在本文中，我们将探索这种多drop飞掠命令/地址体系结构实现的一些特性。为了简化问题，我们将以一个DIMM卡为基础，它的左右各有一个寄存器和多个DRAM芯片(见图1)。尽管这里探讨的概念同样适用于系统级PCB设计。
理解多点飞越架构
飞掠架构优化了系统传输的拓扑结构，更能容忍时间倾斜，并支持具有可扩展容量的点到点信号线，而不影响内存数据速率。在这种飞掠架构中，时钟、地址和命令以同步的方式传输到dram。如图2所示，时钟信号与地址和控制信息一起传播，以便这些信号一起到达每个DRAM的接口。然而，在这种拓扑结构中，在这些线路上传播的信号集到达每个DRAM的时间略有不同。
由于信号到达DRAM接口的时间是分布的，因此信号遇到每个DRAM输入电容的时间也是分布的，从而减少了电容负载。减少的容性负载增强了信号的完整性，并实现了更高的数据速率信号。
在图3中，我们看到一个名为AA00的单地址线信号网(如Keysight ADS SIPro所示)。该图阐明了信号所经过的路径，以便信号在每个DRAM Rx接口的不同时间到达。我们现在将分析这个选定的信号网。
低频分析
我们首先对这种多滴母线连接的传输系数[T(dB)]进行简单的分析计算(铅笔+纸)。我们将这一解析计算结果与低频电磁求解结果进行了比较。为了进行分析，我们将图3所示的网络转换为图4(a)所示的等效电路。
在这个等效电路中，我们画了一个接口，其中信号(入射波)从端口1发射。现在，由于我们是在低频下分析这个电路，因此透射波的波长在物理长度上没有振幅和相位变化。因此，我们可以将网络视为一个集总节点(这将是端口2)21化简为透射系数[T(dB)]。
此外，我们还需要理解本分析中做出的另一个基本假设:所有端口阻抗(终端)都被认为是50欧姆。在这种分析方法中做了这样的假设，以便于将我们的结果与EM求解器的结果进行比较(因为EM求解器给出了参考阻抗为50欧姆的s参数值)。基于这一假设，我们的低频等效电路得到了一个非常简化的网络，由11个50欧姆阻抗组成一个并行网络，如图4(b)所示。
现在，我们求解输入阻抗Z在然后确定S21低频值。
现在，我们已经确定了S的值21在低频下使用简单的(铅笔+纸)方法，我们期望-15 dB作为我们的模拟器/求解器的结果。这是您从EM模拟器提供的s参数提取中期望得到的结果。图5显示了从EM模拟器获得的所有10个不同端口的低频插入损失结果，在本例中是Keysight ADS SIPro。在低频时，EM求解器也产生了-15 dB的相同结果(红框突出显示)，这表明所有端口都是等效的，从而证实了我们最初的分析假设，即所有端口在低频时都作为单个节点。
分析和模拟结果之间的一致性建立了使用给定求解器的信心。现在让我们分析一下高频结构。
高频分析
在高频时，入射信号的波长沿结构的长度导致振幅和电压的变化。这导致分析(铅笔+纸)方法对高频分析不可行。相反，我们依靠计算电磁求解器，将分布式传输线效应和损耗纳入我们的分析，以确定所有端口的传输系数[T(dB)]。图6显示了所有10个端口在频率达到10ghz时的插入损耗响应。
图6中不同的插入损耗结果并不是我们习惯在高速数字信道中观察到的通常响应。开云体育官网登录平台网址通常我们期望插入损耗(S21)对于单点对点高速数字信道，在低频时从0分贝开始，然后单调下降。由于我们没有观察到通常的响应(并且假设我们是多滴存储系统设计的新手)，我们需要重新校准我们对多滴拓扑结构的正确分析的理解。
重新校准我们的理解
在这种设置中，我们没有一个具有不同输入和输出端口的单一通道来具有通常的插入损失响应。在本文前一节中，我们清楚地看到，由于多滴结构，低频响应为-15 dB。在低频时的插入损耗值取决于连接到总线的dram数量(在上述情况下，它导致插入损耗为-15 dB)。同样的结构产生了两行(与端口10,11相关;如图6所示，在大约3 GHz时，插入损耗约为-50 dB。我们需要理解，多点拓扑本质上不是阻抗控制的;在这条线上的每个存根上都有不匹配，导致所示的插入损耗剖面。
内存系统分析的设计流程将帮助我们将EM提取的s参数数据集和它在确定我们是否将获得特定DRAM的开眼图中的使用联系起来。我们从电磁求解器中得到了s参数的结果，它表征了多滴拓扑的物理性质。然后，我们使用Keysight ADS中的DDR总线模拟器以及EM提取的s参数数据集(PCB信息)、控制器(Tx)模型和dram (Rx)模型来分析开眼效果。这些DRAM模块作为多滴拓扑的高阻抗(容性负载)。由于dram的高阻抗端接，多滴通道的特性阻抗相对较低，多滴通道上存在多次反射。
相对于激励信号频率的短负载的长度和间距决定了这些反射是否会产生建设性或破坏性的干扰。作为内存系统设计者，对我们来说，优化存根负载的长度和间距是很重要的，这样我们就能得到建设性的干扰，从而得到一个开放的眼图。在多滴拓扑中，阻抗失配和反射被用于有利于设计者获得一个开放的眼图。
如果我们试图理解相对于激励信号频率优化的短负载长度和间距的意义，我们得出的结论是，每个端口的响应将是唯一的，由于干扰的空间变化以及由此产生的幅值和相位沿线的变化，在每个端口产生不同的眼图。为了说明这一点，请考虑图7(a)所示的结构。在这个图中，我们有U10作为控制器(Tx)，我们有兴趣观察DRAM (Rx)的眼图- U1, U5, U15和U19。
现在，我们在图7(b)中有四个眼图的图，显示如果将dram放置在远离控制器的空间上的同一点上，它们将产生类似的眼图。这是通过比较U1和U19或U5和U15的眼睛图观察到的。对于放置在不同空间位置的dram，我们得到不同的眼图。当我们比较U1和U5的眼图时可以观察到这一点。
有了对建设性干扰如何在开眼中发挥重要作用的新认识，我们需要以相对于激励信号频率的最佳长度和stub负载间距来布局信号网。确定网络布局尺寸所需的分析，对于特定PCB堆叠，在特定层上，可以在设计流程的预布局阶段获得。为此，我们使用了Keysight ADS内存设计器中的CA/数据总线设计器向导。图8显示了预布局设计的构造，该设计可以级联参数化传输线和通孔结构，以形成用于分析的预期布局几何结构。
总之，在评估多滴总线的性能时，s参数的结果肯定与典型的点对点高速通道的结果有很大不同。这就是设计的良好的预布局表示对于重新校准我们的期望并允许我们验证最佳设计应该如何表现至关重要的地方。理想情况下，所有新设计都应该先从预布局模型表示开始，然后再进行物理布局。然而，即使现有的布局艺术作品已经被利用到新的设计中，那么使用向导快速构建预布局表示可以帮助排除故障和进一步优化。飞掠迹路由将被优化为(1)减少C/A信号和时钟之间的倾斜，在每个多滴Rx端口，(2)减少路径中的阻抗不匹配，(3)保持stub负载相对于激励信号频率的最佳长度和间距，在每个Rx提供构造性干扰。这些设计元素对于DDR4和DDR5要求的更高数据速率下的信号完整性是必要的。
