图10所示的测量阻抗值仅比图5所示ADS计算值小0.7%，比图6所示Rogers MWI计算器提供的阻抗值小0.5%。

图10 -用P2105A探头测量演示板TP5 Trace的TDR阻抗

相关资源

每通道224gb /s:选项和挑战

参考EQ(5)和图8中使用P2105A探头的测量结果，我们可以计算出演示板的Dkeff是:如果你还记得的话，DkeffEQ(11)显示的值与我们使用ADS工具模拟的值相差5.1%，与使用Rogers MWI计算器计算的值相差6.74%。再次指出这样一个事实，即体介电常数的规定值包括基于铜厚度、粗糙度、层压板厚度变化和PCB制造公差的不确定性。请记住，模拟器是理想的计算，不包含与实际测量相同的噪声。如果在ADS模拟中加入铜的粗糙度，可以进一步提高ADS与测量值之间的相关性。此外，如前所述，RO4003C层压板厚度可以允许高达12%的厚度变化。

由于我们测量的是一个微带，EQ(11)显示的结果是有效的而不是RO4003C本体介电常数。这个结果是整体介电常数和空气中电场线的贡献与D的组合k= 1，如图2所示。为了比较罗杰斯RO4003C数据表中8 mil层压板厚度的实际情况与我们的模拟结果，我们需要计算体积Dk．

我们可以使用[10]中的方法来近似体介电常数，如EQ(12)和EQ(13)所示。其中EQ(12)计算校正因子(一个)，使用轨迹宽度(w)和介电厚度(h）.

图1和图3所示的演示板具有14.9 mil指定走线宽度(w)和指定的介电厚度(h)的8毫升。由EQ(12)可知，a = 0.366。

利用校正因子，可由EQ(13)计算出体介电:

参考EQ(12)和EQ(13)以及EQ(11)的结果，我们可以求出体介电常数Dk基于如EQ(14)所示的TDR测量。

EQ(14)显示的bulk Dk结果与Rogers Design Dk指定值3.803的误差在3.9%以内。

罗杰斯R04003C数据表，典型Dk值为3.38，规定最大Dk公差为1.47% (Dk +/-0.05)。假设这个公差对体积Dk是有效的，然后假设层压板处于指定公差的高端。如果我们将最大公差情况层压值(3.86)与我们的测量值(3.95)进行比较，那么我们的结果在罗杰斯设计Dk的2.36%之内。剩余的误差可能是由于压层厚度、铜粗糙度和材料层压表征测试方法略有不同而产生的制造公差。

让我们快速讨论一下为什么罗杰斯散装设计Dk可以报告低于我们的测量。对于像Rogers这样的层压板供应商来说，根据IPC-TM-650 2.5.5.5使用钳位带状线谐振器测试进行材料表征是非常常见的[12]。事实上，R04003C数据表规定了这种层压板特性的测试方法。然而，当使用这种测试方法时，有时被困的空气会导致测试报告较低的Dk。

表1提供了讨论结果的摘要，包括单位长度的时间延迟(TD /英寸)，可参照EQ(3)计算。

如表1所示，阻抗的最大增量为0.5%，这发生在我们的测量和罗杰斯MWI计算器之间。在测量到的T之间有3%的增量D /英寸价值和罗杰斯MWI TD /英寸值与模拟ADS T之间的0.8% deltaD /英寸价值和罗杰斯MWI TD /英寸价值。然而，由于ADS模拟是基于相同的Rogers Design Dk值作为输入，因此可以预期这些值彼此一致。


表1 -罗杰斯RO4003C Dkeff设计Dk的总结，模拟值和测量值

Dkeff

三角洲Dkeff来自罗杰斯MWI结果

阻抗(Ω)

罗杰斯MWI结果的增量阻抗

TD /英寸

来自罗杰斯MWI T的德尔塔D /英寸结果

罗杰斯MWI模拟值

2.8255

N/A

51.80

N/A

141.73 ps /

N/A

ADS模拟值

2.869

1.54%

51.91

0.21%

142.82 ps /

0.8%

TDR测量值

3.016

6.74%

51.54

0.5%

146.43 ps /

3%


为了了解是什么导致了我们的测量和Rogers Design Dk之间的大部分误差，我们使用测量的体积Dk = 3.95作为ADS模拟器的输入。参考图11，通过改变RO4003C层压板厚度，我们发现在供应商指定公差范围内允许的最小RO4003C层压板厚度(7mil)， ADS模拟能够提供Dkeff= 3.00063，在我们测量的D的0.5%以内keff= 3.016。正如我们之前讨论的那样，不幸的是，从报告的PCB横截面来看，我们并不确定实际制造的RO4003C层压厚度。

图11 - Keysight PathWave ADS控制阻抗线设计器，具有7 mil厚度的材料层压板和测量的块Dk。

最后，我们有一个由制造商测试的50个TDR演示板的样本。参考图12，第一行是走线1阻抗，在50块演示板中的5块上测量。第二行是差分共面走线的测量，为50Ω单端和100Ω微分。有趣的是，这5个人的分布是50Ω测量值为+/-4.86%，差分迹线的扩散为2.8%。痕迹不是特别窄，只有15密耳，所以我们怀疑这主要是材料的公差。它只是一个双面层压板。微分迹线的较小变化表明这是随机公差。两个并排Ω迹线，如果它们有随机容差，将是一个比单个迹线好根号二的因素，正如这似乎表明的那样。

当然，这个测试数据是50个生产板中的5个上的一个迹线的随机抽样。我们在本文中测量了50个随机板中的一个，因此使用双面标准偏差推断预期公差，4.9%似乎是相当合理的，并且很可能主要是层压板。

所有这些都进一步强调了层压板数据表的不确定性，以及使用测量来进一步提高设计保真度的重要性。

Figure12_rev.jpg

图12 - 5 Picotest TDR演示板的PCB制造商阻抗测试报告

总结我们的分析，重要的是要注意TDR演示板不使用阻焊板。当在微带上应用阻焊膜时，结果将进一步受到影响，因为场线将穿过电介质、空气和阻焊膜。此外，阻焊会增加介电损耗。

结论

如前所述，由于在TDR演示板上测量的走线是微带，EQ(11)所示的结果并不代表整体介电常数。然而，EQ(14)所示的结果确实代表了体介电常数的近似值，该值与罗杰斯RO4003C的数据表值在合理的公差范围内。如本文所示，我们可以将测量到的有效介电常数转换为体层压介电常数。用二维场求解器对该方法进行了验证。这些方法对传输线阻抗的模拟和测量结果具有良好的相关性。尽管存在良好的相关性，但我们已经表明，有许多公差会影响结果，并且五个样本测量导致4.9%的公差。具有合理置信度的双面区间会大得多。这进一步强调了通过TDR等测量验证这些结果的重要性，并解释了更严格的容差阻抗控制的显著成本增加。

参考文献

  1. 申请说明-使用J2154A和MSO68B示波器进行TDR测量
  2. Pozar, d.m.(2012)。微波工程/ David M. Pozar，马萨诸塞大学阿默斯特分校(第四版)。威利。
  3. 高频下PCB材料介电常数和损耗的实际测量
  4. 罗杰斯RO4003系列高频电路材料现场
  5. 罗杰斯公司RO4000系列高频电路材料
  6. 是德科技Pathwave ADS
  7. 罗杰斯MWI计算器
  8. 第一次设计正确:了解介电常数(Dk)测试方法如何影响上市时间
  9. 2.5.5.7 TDR法测定印制板上线路的特性阻抗
  10. Bogatin E。Bogatin的实用指南传输线设计和表征信号完整性的应用．Artech House, 2020。
  11. Tektronix 6系列B混合信号示波器规格和性能验证(mso64b, mso66b, mso68b)
  12. 试验方法手册。2.5.5.5介电常数和正切损耗的带状线试验
  13. 用小环装饰PerfectPulse®差动TDR
  14. 用小环装饰P2105A - 1端口PDN传输线探头
  15. 泰克MSO68B示波器
  16. 用小环装饰生产电缆
  17. 桑德勒。”用VNA测量平面阻抗的简单技巧”。版
  18. Bogatin, E.等。”快速和容易介电常数测量”。信号完整性期刊， 2020年5月。