带状线轨迹的底面轮廓和底面参考平面的顶面是箔的处理过的哑光侧面，分别如图5的右下和左下所示。它们在BF-TZA数据表中具有相同的粗糙度(Rz3, Rz4 =2.5μm JIS)(见图4)。

下一步是将英制厚度单位转换为公制厚度单位，然后使用公式(1)确定由于预浸料和芯的粗糙度引起的Dkeff。

相关资源

每通道224gb /s:选项和挑战

确定炮弹表面粗糙度参数

几个流行的电子设计自动化工具包括直接作为选项的炮弹- huray模型，因此各自的Rz参数是所有需要的。

这些工具中的任何一个都可以用于HLD建模，但我最喜欢的是Polar SI90009由于它的简单性和足够的精度用于预制建模和分析。许多晶圆厂使用此工具进行阻抗预测，因此在项目的HLD阶段很容易与他们进行协调。此外，它还具有额外的好处，可以对传输损失进行建模，并以试金石格式导出s参数，以便在其他工具中进一步进行通道建模。

由于Polar Si9000假设所有参考平面具有相同的粗糙度，因此它只允许为信号轨迹的哑光和鼓面输入Rz粗糙度参数。最好的是，取Rz1 Rz2 Rz3 Rz4的平均粗糙度

模拟相关

当使用粗糙度值的Dkeff代替公布的Dk值时，新的阻抗预测值为48.24欧姆(见图6)。

图6基于粗糙度的Dkeff的Si9000极性阻抗预测。

然后将H1的Dkeff/Df, H2输入到10ghz的因果介电模型中(见图7a)，而Rz不光滑的, Rz鼓输入到cannon - huray模型中(见图7b)。

图7 Polar Si9000的因果Dkeff/Df介电(a)和cannon - huray粗糙度模型(b)输入面板。

在对6英寸传输线进行仿真后，s参数以touchstone格式导出。是德科技Pathwave ADS10用于进一步的处理和分析。

图8比较了模拟插入损耗与去嵌入无反射广义模态(GM) s参数测量结果，由Wildriver Technology提供。5观察到极好的相关性。没有合适的测量数据!

图8根据数据表和堆叠参数得出的设计堆叠的HLD插入损耗模拟与实测数据的相关性。

图9模拟了Dkeff与测量值的关系。在10ghz时，模拟的Dkeff比实测值低0.105(2.8%)。如果没有实际的横截面显微测量，很难断定发表的Dk是否错误，或者模型中使用的粗糙度参数是否存在工艺变化。

有趣的是，如I-Tera MT-40 Dk/Df表所示，测量的Dkeff在频率上不是恒定值。相反，图9显示了它随频率的变化;因此，Dk/Df数据表的数字是可疑的。无论如何，对于HLD建模过程，仿真结果在可接受的公差范围内。

图9设计叠加HLD Dkeff仿真相关图。

探索交替箔粗糙度的影响

由于与测量值有良好的相关性，HLD建模过程被重复以探索不同的箔粗糙度选项。图10总结了VLP2/VLP2箔(见图10a)和VLP1/VLP1箔(见图10b)的芯厚、预浸料厚度和信号走线。请注意，照片仅用于说明目的，而不是CMP PCB的实际横截面。使用与上述VLP2/RTF相同的步骤重新计算各自的Dkeff和Cannonball-Huray粗糙度参数。

图10模拟假设损耗比较的替代箔选项:所有铜层的VLP2/VLP2箔参数(a)所有铜层的VLP1/VLP1箔参数(b)(表面粗糙度图片来源:Circuit foil)7

图11显示了所有三种场景的模拟结果。正如预期的那样，当参考平面箔的粗糙度从RTF/VLP2增加到VLP2/VLP2时，插入损耗有所改善(见图11a)。在14ghz时，改进为0.5 dB，在28ghz时改进为1db。

当使用VLP1/VLP1箔时，有进一步的改进(14 GHz时0.8 dB和28 GHz时1.7 dB)。因此，对于损耗敏感的设计，可能需要考虑VLP1箔选项。

当比较Dkeff图时，如预期的那样，当使用光滑的铜时，有效Dk接近表中实际的Dk/Df数据表值(见图11b)。2由于Dkeff是由相位延迟导出的，因此传输延迟会受到铜材粗糙程度的影响。

图11 VLP2/RTF、VLP2/VLP2、VLP1/VLP1箔片选项的What-if仿真比较及其对插入损耗(a)和Dkeff (b)的影响。

结论

参考平面的粗糙度对损耗和相位延迟有显著影响，特别是当其中一个参考平面是RTF时。如果损失是重要的，那么所有高速参考平面应该有相同的箔粗糙度指定。

启发式HLD建模方法是利用数据表参数确定预制阻抗和损耗预测的有效而准确的方法。

从本案例研究的分析和测量中发现，从I-Tera MT40 Dk/Df表中发布的Dk不是一个平坦的频率常数，并且确认Rz JIS是电路箔数据表中使用的正确参数，而不是Rz ISO。

致谢

作者要感谢Wildriver Technology首席技术官Al Neves为本案例研究提供了定制的建模平台设计细节和测量数据。他还想感谢Michael Gay, Isola集团战略客户业务发展总监，为I-Tera MT40层压板提供箔供应商的数据表。

参考文献

  1. B. Simonovich，基于混合参考平面箔粗糙度的传输线启式建模，白皮书，Lamsim Enterprises Inc.， 2021年6月。网络。http://lamsimenterprises.com/Heuristic%20Modeling%20of%20Transmission%20Lines%20due%20to%20Mixed%20Reference%20Plane%20Foil%20Roughness.pdf．
  2. B. Simonovich，“基于表面粗糙度的有效介电常数和相位延迟模型的实用方法”，DesignCon Proceedings, 2017年2月。
  3. B. Simonovich，基于弹堆原理的导体表面粗糙度建模方法，白皮书第2期，Lamsim Enterprises Inc.， 2015年4月。网络。http://lamsimenterprises.com/White_Paper-Practical_Method_for_Modeling_Conductor_Surface_Roughness_Using_The_Cannonball_Stack-Principle-v2.0.pdf．
  4. L. Simonovich，“利用等球体的立方密填料模拟导体粗糙度的实用方法”，IEEE国际电磁兼容性研讨会，2016年7月，pp. 917-920。
  5. Wild River Technology LLC, 8311SW Charlotte Drive Beaverton, OR 97007。网络。https://wildrivertech.com/．
  6. 伊索拉集团有限公司，亚利桑那州钱德勒市西雷路3100号301室。网络。http://www.isola-group.com/．
  7. 电路箔，6萨尔茨巴赫，9559威尔茨，卢森堡大公国。网络。https://www.circuitfoil.com/portfolio/．
  8. 测试方法手册2.2.17 A，金属箔的表面粗糙度和轮廓(接触式触笔技术)，工业机械，2001年2月。
  9. 极地仪器Si9000e[计算机软件]版本2018。网络。https: / / www.polarinstruments.com/index.html．
  10. 是德科技Pathwave高级设计系统(ADS)[计算机软件]，(版本2021 update2)。网络。http://www.keysight.com/en/pc-1297113/advanced-design-system-ads?cc=US&lc=eng．