从一开始，SI工程师的核心要求是能够确定数据链路是否具有足够的信号完整性。这通常意味着在均衡后评估眼图，以查看是否有足够的余量来实现所需的误码率(BER)。为了进行这种分析，工程师需要通道(传输线、过小孔和其他互连)的精确模型，然后是发射器和接收器的精确模型，即IO Buffer电路及其封装。然而，这里有一个难题。IO Buffer的精确模型将引导您了解IO Buffer的整个SPICE网络列表，其中的详细程度将包含IC架构的专有信息，将包含1000个有源晶体管，并导致非常耗时的模拟。
IBIS (I/O缓冲区信息规范)的诞生
IBIS于1993年发布，使硅供应商、系统EDA工具和仿真最终用户能够轻松地交换模型，这些模型将保护知识产权，并通过提供一个模型来更快地进行模拟特征将模拟性能的IO Buffer转换成可传输的文件。IBIS的等效方框图如图1所示。
IBIS模型的特点是什么?
IBIS (.ibs)文件是人类可读、可文本编辑的文件，它包含多组测量或模拟的基于表的数据，表示设备的行为。在输出模型的情况下，数据将包含几个上拉/下拉和电源/GND钳位的电源电压与输出电流(I-V)数据列表。这与简单定义的“斜坡”转换速率一起，提供了模拟器所需的最少信息。从I-V表，EDA模拟器可以推断出我们将附加到IBIS模型输出的任何通道的当前输出应该是什么。
接下来，我们对过电压和过电流情况进行设备行为分层。这是通过电源和接地钳I-V表来完成的，以捕捉IC电路中发现的保护二极管的行为。接下来，我们使用电压与时间(V-T)表来提高模型的准确性，该表描述了所需的上升边和下降边的确切形状(关于波形的更详细信息，而不仅仅是摆速)。V-T表提供了在多种负载条件下测量到已知负载的实际非线性转换。
简而言之，IBIS模型通过测量或模拟的表数据(I- v, V-T等)表示I/O缓冲区行为，如图2所示。
最后，我们可以添加关于包的信息。简单地说，这是对封装引脚的典型R、L和C值的描述。它还可以扩展为每个引脚单独的R、L和C定义，作为基本传输线网络，或作为RLC矩阵、s参数或SPICE网表(后两者在IBIS规范的最新版本7.0中，ISS -互连SPICE子电路，以捕获引脚之间的耦合)。
IBIS模型如何与EDA工具一起工作?
到目前为止，有很多信息需要消化，但幸运的是，在EDA模拟器中使用模型不需要了解模型是如何创建的。输入关键字、数据以及确保模型符合标准都是模型开发人员的工作。最终用户(IBIS模型的消费者)可以在EDA工具中轻松使用该模型。通常，用户只需要指向IBIS文件，然后为其数据速率选择正确的模型、匹配其用例的正确包模型和模型角落里进行模拟，如图3所示。角落里吗?-是的，在IO Buffer硅如何从一批芯片到另一批芯片的表现方面存在可变性。为了在模型中捕捉这一点，IBIS文件可以包含多个数据集(' typ '， ' min '， ' max ')，用于'典型，快速，缓慢，最小，最大'变化，如图2 (b)所示。建议SI工程师运行三次模拟，以检查典型、快速和慢速模型拐角的链路性能，以确保它们有足够的设计余量。
算法建模接口
正如我们到目前为止所看到的，IBIS模型表示发射机和接收机的模拟电学行为。然而，许多先进的串行反序列化(SERDES)芯片采用均衡，如连续时间线性均衡(CTLE)、前馈均衡(FFE)、决策反馈均衡(DFE)、自动增益控制(AGC)，以及时钟和数据恢复(CDR)来补偿信道损失、符号间干扰(ISI)和串扰。IBIS模型如何处理这个问题?
AMI是SERDES行为模型的建模接口，用于模拟均衡和CDR等SERDES功能。AMI时域仿真流程实例如图4所示。在IBIS 5.0版本中，AMI流与传统的(基于spice的)IBIS流一起添加。AMI部分在IBIS文件中称为[Algorithmic Model]关键字的部分中指定。发射器的模拟后端、串行通道和接收器的模拟前端的组合被假定为线性和时不变的。
在时域IBIS-AMI仿真流中，均衡不受线性和时不变的限制。信道的“模拟”部分通过利用用于设备模型的IBIS结构的脉冲响应来表征。AMI部分作为DSP块，接收输入信号波形和/或脉冲响应，并输出修改后的波形和/或脉冲响应。AMI模型由SERDES供应商开发，用于匹配和表示实际的芯片行为。供应商以DLL或/和共享对象的形式交付模型，以保护他们的IP加上.ami和.ibs文本纯文件，因此它也提供了EDA供应商之间的互操作性(见图5)。
先进的AMI模型可以执行链路训练通信，调整发射机均衡器参数优化性能和适应任何模拟信道的特征。这是在发射器抽头参数可重新配置和接收器帮助他们配置时完成的。高级通信规范，如PCI express、USB、光纤通道和IEEE 802.3定义了发射机和接收机的链路训练协议。
如果发射机和接收机AMI可执行模型都支持相同的链路训练协议（反向通道接口协议)， EDA工具将促进可执行模型之间的通信，实现链接训练。行业中链路培训的另一个名字是自动协商。链路训练算法可以模拟硅正在做什么，也可以使用信道分析方法来确定最佳的Tx均衡设置。此功能还将允许Rx AMI模型为不具有自动链路训练功能的通道确定Tx均衡设置。开云体育官网登录平台网址(1）
对于模型开发人员，动态加载的可执行模型实现了一个API(应用程序编程接口)，其中包含最多5个函数:AMI_Resolve、AMI_Resolve_Close、AMI_Init、AMI_GetWave和AMI_Close。这些函数的接口被设计为支持仿真过程的三个不同阶段:初始化、一段时间的仿真和仿真的终止。IBIS规范中有全面的编程指南。
IBIS-AMI模型可以执行两种类型的模拟，统计模拟和时域模拟，也称为逐位模拟。如果需要波形数据进行数据分析，则必须进行时域模拟。传统的类香料模拟，也称为瞬态模拟，可以处理系统的完全非线性行为。然而，它的缺点是模拟时间长，这意味着很难得到一个好的、低水平的误码率计算。
对于IBIS- ami流，统计模拟和逐位模拟假设IBIS模型的模拟部分和通道为LTI(线性时不变)。统计模拟基于系统的脉冲响应，而逐位模拟采用单比特响应的叠加。利用这些方法，仿真可以在非常快的仿真时间内实现非常低的误码率计算。
默认情况下，每个IBIS-AMI模型都有一个AMI_Init函数，该函数允许进行统计模拟和逐位模拟。然而，在这种情况下，发射器和接收器被视为LTI发射器和接收器。因此，AMI_Init不能全面处理CDR、增益压缩、DFE、时钟转发等非lti特性。这就是AMI_GetWave函数用于支持IBIS-AMI模型的高级特性的地方。如果GetWave_Exists标志是打开的，它可以处理非lti发射器和接收器。摘要如图6所示。
对于IBIS-AMI模型的使用者，根据可执行模型文件中包含的功能，有四种情况或场景。AMI_Init和AMI_Close函数总是在可执行模型中，这意味着统计和按位模拟总是适用的。如果需要非线性时不变特征，则IBIS-AMI模型中必须存在AMI_GetWave，且GetWave_Exists标志必须为“True”，如图7中的示例所示。(请注意，AMI_GetWave仅适用于时域或逐位模拟。)
DDR5和LPDDR5应用
就IBIS模型的应用程序而言，已经为内存接口(DDR)创建了一些最复杂的IBIS模型。这是由于大量的信号引脚、封装和可用配置(特别是考虑多个DRAM骰子堆叠在单个LPDDR4封装中)。在DDR4/LPDDR4之前，IBIS模型已经覆盖了典型SI工程师的所有仿真需求。
随着我们向下一代存储器(DDR5/LPDDR5)迈进，芯片上的技术已经发展，建模和仿真技术也必须如此。在DDR5和LPDDR5中，首次在商用DRAM和控制器设备上提供了均衡功能，包括可变增益、CTLE(连续时间线性均衡)和DFE。
DDR5和LPDDR5系统的速度提高到6400 MT/s，导致ISI损伤恶化。均衡技术包括弱化、CTLE和DFE在内存控制器和DRAM中用于缓解ISI。高速还会导致电压和时间裕度缩小，这是在极低的误码率水平下指定的。因此，抖动和噪声成为影响系统性能的关键因素。
为了产生可靠的裕度预测，DDR5和LPDDR5系统的模拟需要考虑ISI、均衡、抖动和噪声的影响，并且需要处理数百万位以在指定的低误码率水平下产生准确的结果。由于AMI在I/O行为建模方面的通用性和灵活性以及优异的仿真速度，它是DDR5/LPDDR5仿真平台的一个很有前途的候选平台。然而，DDR通道的独特架构在应用于DDR5和LPDDR5系统时给AMI带来了新的开云体育官网登录平台网址挑战。AMI方法的最新发展一直专注于解决这些问题，包括DDR通道中的单端信号、单端信号中的不对称上升和下降边以及时钟转发。开云体育官网登录平台网址
IBIS-AMI到单端信号，DDR5/LPDDR5
AMI最初是为SERDES信道建模而设计的，它假定所有信道都是差分的，并且只处理开云体育官网登录平台网址差分信号。在DDR信道中，数据符号(DQ)和控制地址命令(CAC)信号是单端信号，同时具有公共分量和差分分量。为了解决这个问题，将Rx模型的单端输入信号分解为共分量和微分分量。差分组件仍然是Rx AMI_GetWave函数的输入波形，这与当前规范相同。公共分量假定为常数，EDA工具将其表征为Rx衬垫上稳态高电压和低电压的平均值。这个值由EDA工具在AMI_Init调用中通过一个新的DC_Offset参数传递给Rx模型。在AMI_GetWave函数中，Rx模型可以选择通过将DC_Offset添加到差分输入波形中来内部恢复单端输入信号。
单端DDR信号的不对称上升沿和下降沿
AMI还假定上升和下降边在信号中是对称的。虽然这对于差分I/O可能是一个有效的假设，但对于单端I/O通常不是这样，其中的上拉和下拉转换速率通常是显著不同的。由于边缘不对称，单端眼垂直不对称，其交叉水平从眼的中心电压向上或向下移动，影响电压和时间边缘。为了捕捉这些效应，开发了先进的AMI模拟算法，以考虑上升和下降波形之间的差异。
图8显示了由AMI模拟生成的Rx板上的DQ眼。在图中，上升和下降边是不对称的，这是典型的单端信号，由于不对称的性质，交叉电平从眼睛的中心电压向上移动。注意，图8还显示了单端DQ信号的直流偏置。
新的转发时钟解决方案
在AMI规范中，假设每个Rx都有自己的CDR电路，用于从数据中恢复时钟，AMI_GetWave函数只有一个输入波形，即数据信号。然而，DDR通道采用所谓的开云体育官网登录平台网址时钟转发架构，其中，DQ Rx使用数据频闪信号(DQS)作为转发时钟，为DQ Rx DFE切片器和数据采样计时。实际上，DQ Rx器件有两个输入信号，一个是数据，另一个是时钟。为了支持时钟转发建模，IBIS BIRD 204中建立了一个新的Rx AMI_GetWave API(最初称为getwav2)，并批准在IBIS规范的未来版本中使用。API分别为数据信号和时钟信号定义了两种输入波形。DQ Rx的时钟行为可以在新的AMI_GetWave函数中进行物理建模。
转发时钟中的相位插补器
除了时钟转发，另一个可以使用新的AMI_GetWave API建模的关键时钟功能是控制器DQ Rx中的相位插补器。在READ循环期间，控制器DQ Rx PI施加90度．相移到转发的DQS信号，并将其与原始信号混合。得到的信号是延迟的DQS信号，延迟值取决于混合权值。在系统训练期间，控制器调整权重，因此，延迟调整DQ- dqs倾斜，以在READ操作中获得最佳DQ Rx DFE时钟。图9显示了由新的AMI_GetWave API建模的具有和不具有PI训练的READ周期控制器DQ post-DFE眼。训练将DFE切换与数据位边对齐，以帮助打开眼睛。
带转发时钟的抖动跟踪
时钟转发架构的一个优点是抖动跟踪。由于DQS信号用于DQ Rx的时钟，当DQ被采样时，DQ和DQS之间的相关抖动被取消。另一方面，DDR5规范允许DQ和DQS Rx之间存在一定数量的电路不匹配。这种不匹配降低了DQ-DQS抖动相关性，影响了抖动跟踪和DFE的有效性。使用新的AMI_GetWave API，可以在AMI模拟中自然地捕获抖动跟踪和不匹配Rx的影响。图10显示了在Rx封装引脚和Rx DFE输出处的DQ信号的模拟眼。
在没有Tx抖动的情况下，在封装处ISI几乎关闭了眼，但在Rx输出处DFE打开了眼。当SJ注射到DQ和DQS Tx时，眼睛完全闭在包上。在匹配Rx(零DQS到DQ延迟)的情况下，DQ和DQS抖动通过DQ采样时间进行相关和跟踪，使DQ后dfe眼几乎与没有Tx SJ时相同。在Rx不匹配的情况下(dqs -DQ延迟为5UI)， DQ- dqs抖动相关性降低，抖动跟踪变得不有效，导致DQ后dfe眼变差。
结论
在本文中，我们回顾了IBIS和IBIS- ami模型的基础知识。IBIS/IBIS- ami模型是芯片供应商与客户交流和共享知识产权的非常有效的工具，而不会损害他们的设计机密。此外，从系统供应商的角度来看，这是评估和验证他们的设计的最快和最简单的方法，而不是通过多次板旋转。这就是为什么IBIS/IBIS- ami模型在高速数字设计中非常受欢迎，并成为DDR和SERDES应用程序的市场标准。
由于存储系统的速度等级不断提高，需要应用均衡，这给存储系统设计工程师带来了沉重的负担。幸运的是，针对单端信号的IBIS-AMI解决方案和BIRD 204中转发时钟解决方案的引入克服了这些挑战。当下一代存储系统出现时，我们预计会有新的挑战，例如(LP)DDR6或GDDR7，但我们可以指望新的解决方案来帮助设计工程师。
参考文献
[1] IBIS规范7.0版本
