PCI Express Link是最流行的高速SerDes设计之一。它为从消费笔记本电脑和台式机到企业数据服务器的广泛应用程序提供服务。如图1所示，PCIE提供的带宽随着时间呈指数增长，以满足行业需求。在PCIE Gen1的早期阶段，由于速度较低，没有实现均衡方案，平台信号完整性是实现规范要求的主要解决方案。PCIE Gen2采用TX去强调来补偿通道的损失。随后在PCIE Gen3规范中引入了CTLE/DFE(连续时间线性均衡器/决策反馈均衡器)，以解决进一步的信道退化问题。随着时间的推移，PCIE已经成功地响应了客户的需求，目前，正在开发带有PAM4信令的PCIE Gen6规范，以使用重均衡方案满足64Gbps的数据速率。
传统的信号完整性分析主要关注给定信道的信号质量，包括插入损耗、反射损耗、串扰噪声和脉冲响应码间干扰。然而，由于接收机的输入信号只显示出20~30mV的峰对峰(p2p)摆动，且仅略高于噪声，因此不可能对非均衡波形进行信号完整性分析，因此已经有了一个重大的范式转变，包括对可靠均衡方案的分析。因此，建模均衡电路特性对于确保最终平台实现的成功和提供强大的信号完整性设计指导是极其重要的。在未来，电路实现的复杂性将急剧增加，高速SerDes系统的建模将继续是一个巨大的挑战。
解释计算机语言和图形框图环境是为SerDes系统建模的流行工具，因为它们提供了简单而直观的路径来表达表示高速有线通信系统所需的复杂概念。包含数万行代码的精细模型或包含数千个元素分布在十几个抽象层中的框图模型并不罕见。
不幸的是，通常还需要完全重新设计详细的体系结构模型，以便为急于将芯片集成到服务器系统设计中的客户提供IBIS-AMI模型。这个IBIS-AMI模型不可避免地是晚的、相关性差的，并且缺乏完整系统级分析所需的特性。
在这篇论文中我们首先回顾一下将现有详细体系结构模型转换为IBIS-AMI模型的常见挑战，以及我们解决这些挑战的一些方法。接下来是英特尔56G PAM4 SerDes建模工作流程的说明。
下载PDF阅读整篇论文。
本文最初发表于DesignCon 2020．
