PCIe (Peripheral component interconnect express)是现代个人计算机中用于连接高速元器件的接口标准。通用电接口(CEI)插卡规范的厚度限制为0.062英寸。由主机主板上的连接器驱动。由于厚度的限制，PCB堆叠被限制为可以使用的层数。通常功率(PWR)层用于信号参考平面。

为了加剧这个问题，许多硅供应商的应用程序建议为双数据速率(DDR)命令/地址(CA)内存信号划分VDDQ电源层。通常，电源层甚至接地(GND)层被划分以满足这些指导原则，如果不小心，引用这些层的这些或其他信号可能会无意中跨越分割。

相关资源

每道224 Gb/s:选择和挑战

众所周知，穿过分割平面将激发微带层中的槽模共振，导致串扰和其他EMI问题。事实上我写了一个信号完整性日志(SIJ)在2018年发表了一篇关于这个主题的文章[1]．但是当带状线穿过其中一个分裂的参考平面时会怎样呢?

在SI社区中经常有这样的争论:对于带状线，只要相邻的参考平面是实心的开云体育双赢彩票，穿过一个分裂的功率平面是可以的;这意味着固体参考平面将返回电流。或者其他人声称，如果有一个相邻的固体参考平面，在分裂下面小于5密尔的距离，串扰将被缓解。

为了调查这个问题，我问了我的朋友，也是SIJ编辑顾问委员会(EAB)成员，看门人尤里Shlepnev从Simberian Inc .)用他公司的Simbeor太赫兹电磁(EM)软件建立了几个测试用例，并为我做了一些模拟[２]．以下是分析。

测试模型和仿真案例研究

通用的堆叠如图1所示。上层为GND参考平面。第二层是信号层。第三层是压水堆参考平面。底部为GND参考平面。

F1
图1。通用堆叠细节。Case 0在模拟中不包括Bottom GND。测试用例1在第三层PWR和底部GND空腔之间使用20 mil的介电厚度，而用例2使用3 mil的介电厚度。


为了将来的比较，我们建立了一个基线模拟(Case 0)，在两个固体参考平面(Top GND和Layer 3 PWR)之间有三条迹线，如图2所示。底层GND层不需要，因此不包括在模拟中。痕迹宽度为4密耳宽，400密耳长，中心-中心分离28密耳。单端阻抗为~50欧姆。中间的痕迹是攻击者，两边各有两个受害者痕迹。

图2显示了固体压水堆和GND参考平面在40 GHz时的峰值表面电流密度。可以看出，回流电流向相反的方向流动，与中心迹电流平行。28mil痕迹分离确保受害者痕迹下很少或没有回流电流流动。

F2
图2。在PWR/GND参考平面上，使用单侵略者时，Case 0在40 GHz时的表面电流密度。


衬底的物理横截面显示了穿过10mil宽槽的三条轨迹，如图3所示。Case 1模拟在5层和7层之间使用了20 mil厚的PWR/GND空腔，而Case 2模拟使用了3 mil的空腔。

F3
图3。基片的物理3D截面和末端视图显示了穿过10mil宽的分裂功率平面的三条轨迹。


对于每个案例研究，分别在10 GHz、20GHz和40GHz下进行了三个EM功率流密度模拟。图4显示了Case 0(顶部行)、Case 1(中间行)和Case 2(底部行)的结果。所有模拟均采用吸收边界条件。

对于情形0，我们观察到潮流密度受传输线结构的良好引导，并遵循中心轨迹。与被害人的痕迹没有关联。但对于情况1和情况2，我们看到平行平面波发射到平面波腔，当信号穿过分裂。这就好比把一块鹅卵石扔进水池里。在分裂平面以下的20毫伏电介质中，我们观察到有更多的能量耦合到受害者的痕迹上。

F4
图4。在10ghz、20ghz和40GHz下，Case 0(上行)、Case 1(中行)和Case 2(下行)的Simbeor EM功率流模拟结果。所有模拟均采用吸收边界条件


图5更有趣。比较了三个平面上的峰值表面电流密度。下方的GND平面显示在左侧。三层压水堆分割平面如图中所示，上层GND参考平面如图右所示。频率为40 GHz。

当信号在穿过分裂平面时极性发生变化，我们观察到沿分裂边缘方向相反的回流电流。这激发了槽模共振，并通过平面腔发射平行平面波，如图4功率流模拟结果所示。这反过来又在参考平面上产生涡流。

在顶部的GND参考平面上，如图5所示，我们观察到回流电流呈相反方向的圆形转动模式;每边的中心痕迹。这与沿相邻平面槽边的相反方向的电流相一致。这些涡流把噪音和受害者的痕迹结合起来。

对于图5中的中心分裂压水堆平面，我们可以清楚地看到电流沿着槽边缘流动，电流沿着受害者痕迹流动。情况1和情况2在分裂平面上的电流密度没有差别。这是意料之中的，因为顶层和第三层之间的PWR/GND腔的厚度是相同的。

但在分割平面以下的底部GND平面上，如图5中左侧所示，我们可以看到在情况2中，当它穿过分割平面时，与中心轨迹位置等效的电流密度更高。这是可以预测的，因为它比情形1更接近分割平面，并且在分割平面之上有迹可循。

F5
图5。比较底部GND平面40ghz时的峰值表面电流密度(左);电源分割平面(中);顶部GND参考平面(右)有单个侵略者和两个受害者痕迹。所有模拟均采用吸收边界条件


图6总结和比较了固体PWR/GND参考平面与分裂的PWR和固体GND参考平面的表面电流密度。固体参考平面上的回流电流主要集中在中心轨迹下。分裂的PWR/GND平面上的回流电流在表面上循环，这是由于沿着分裂平面边缘流动的电流引起的槽模共振。受害者痕迹下的循环电流将相声噪声耦合到受害者痕迹上，尽管与攻击者痕迹有28密耳的分离。

图6中右侧显示了顶层GND参考平面的另一个有趣的观察结果。与我前面提到的一些流行观点相反，相邻参考平面上的电流密度不会增加以补偿分割参考平面的不连续。

F6
图6。固体PWR/GND参考平面(上)与分裂PWR和固体GND参考平面(下)之间的峰值表面电流密度比较。所有模拟均采用吸收边界条件

在本节中，我们可以得出以下结论:

  1. 有两个固体参考平面时，回流电流以相反的方向流动，并与迹电流平行。远大于3倍线宽的迹间距可确保在受害迹下很少或没有回流电流流动。
  2. 在带状几何中，迹在两个参考平面上都有回流电流，其行为很像微带迹穿过分割平面。
  3. 裂面下较厚的平面空腔导致更多的能量耦合到裂面下的空腔中，导致更多的能量耦合到受害者痕迹上，尽管受害者痕迹有广泛的分离。
  4. 在带状线几何中，电流密度不会在与轨迹相邻的另一个固体参考平面上增加，以补偿分裂参考平面的不连续。

串扰分析

具有单膝频率(f_knee5 .答案为bth基频的谐波保持了上升时间(RT)的完整性，降至基频周期的7%。

如果

Rt * bw = 0.35

然后

Rt = 0.35/f_knee

假设10 GHz、20 GHz和40 GHz为膝关节频率，计算各自的上升时间并使用Keysight ADS进行瞬态仿真[3]软件一个1.6 GHz的时钟被用作中心导体的攻击源。模拟了Case1和case 2的近端和远端串扰(NEXT/FEXT)。结果分别绘制在图7和图8中。由于所有三个迹线之间的间距相同，因此每个受害者的串音都是相同的，因此为了清晰起见，只显示单个相邻的迹线串音。

在这两种情况下，NEXT/FEXT随着RT的减少而增加。当介电厚度从20 mils减少到3 mils时，35ps RT串扰减少了46%，17.5 ps RT减少了58%，8.75 ps RT减少了64%。

F7

图7。Keysight ADS的瞬态仿真结果Case 1几何显示NEXT/FEXT(红色)为RT= 35 ps (f_knee 10 GHz)， RT= 17.5 ps (f_knee 20 GHz)和RT= 8.75 ps (f_knee 40 GHz)。
F8
图8。Keysight ADS瞬态模拟结果Case 2几何显示NEXT/FEXT(红色)为RT= 35 ps (f_knee10 GHz)， RT= 17.5 ps (f_knee20 GHz)和RT= 8.75 ps (f_knee40 GHz)。


重复了电磁模拟，这一次使用了一个有16条穿过断裂带的轨迹的模型。在总线中间有15个攻击者和一个受害者的情况下，结果如图9和图10所示。当所有15个攻击者同时切换时，NEXT和FEXT在每种情况下显著增加了6-7倍。

F9
图9。Keysight ADS瞬态模拟结果Case 1几何显示NEXT/FEXT(红色)为RT= 35 ps (f_knee10 GHz)， RT= 17.5 ps (f_knee20 GHz)和RT= 8.75 ps (f_knee40 GHz)。
F10
图10。Keysight ADS瞬态模拟结果Case 2几何显示NEXT/FEXT(红色)为RT= 35 ps (f_knee10 GHz)， RT= 17.5 ps (f_knee20 GHz)和RT= 8.75 ps (f_knee40 GHz)。


要了解更多关于多条带状线穿过分裂平面时的串音，请查看Yuriy Shlepnev的这段酷视频，互连是如何工作的:在具有闭合实平面的分裂平面上的多条带状线的串扰［5］．

季
图11。“互连是如何工作的:在具有闭合实平面的分裂平面上的多条带状线中的串扰”[5]。点击图片观看视频。


总结与结论

在本文的开头，我提到了经常有一种争论，声称只要另一个参考平面有一个实参考平面，就可以穿过一个分割电源平面，这意味着实参考平面将返回电流来补偿分割平面的不连续。与这种普遍看法相反，电流密度不会在另一个固体参考平面上增加。事实上，我们已经看到带状线迹在两个参考平面上都有返回电流，并且表现得很像微带迹穿过分裂平面。

我们还验证了，只要在劈裂下有一个相邻的固体参考平面，垂直距离小于5 mils，串扰就会显著减少，但不会消除。如图12所示，串扰的数量是入侵者信号穿过分裂和上升时间的函数。上升时间越快，串音越高。到下一个参考平面的距离越大，串扰越高。

F12
图12。Case 1 Case 2单攻击者和15攻击者与risetime的NEXT/FEXT总结。


但我们也承认上升时间由于色散和介电损耗而降低。这意味着，根据分裂相对于信号发射点的距离，串扰可能不是一个大问题。这取决于你的系统噪声预算。

总之，带状线几何结构在两个参考平面上仍然有回流电流流动。迹线与每个平面的接近程度决定了每个参考平面上有多少电流流动。在离轨迹最近的平面上回流电流更多。因为在一个参考平面上有一个分裂，仍然会有电流沿着插槽流动。如果分割参考平面位于堆叠的顶部或底部，则仍然存在EMI和EMC测试失败的风险。

当无法避免分裂平面时，应根据实际布局、板的堆叠情况和穿过分裂平面的信号特性进行更详细的分析。

参考文献

  1. 伯特·西蒙诺维奇。”分割平面和微带信号穿过它们时会发生什么”,信号完整性日志2018年1月16日
  2. Simbeor THz[计算机软件]，(2020版本)，https://www.simberian.com/
  3. Keysight高级设计系统(ADS)[计算机软件]，(2016版本:http://www.keysight.com/en/pc-1297113/advanced-design-system-ads?nid=-34346.0&cc=CA&lc=eng
  4. PCI Express®外部布线规范，修订1.0,2007年1月4日
  5. Yuriy Shlepnev，“互连是如何工作的:在闭合固体平面的分裂平面上的多条带状线的串扰”，https://youtu.be/p6Y-JhLG3wA