Cadence设计系统公司近日，公司宣布推出Cadence®数字全流，包括数百个已完成的高级节点带出，以进一步优化汽车、移动、网络、高性能计算和人工智能(AI)等各种应用领域的功率、性能和面积(PPA)结果。该流程具有多个行业首创的功能，包括统一放置和物理优化引擎以及机器学习(ML)功能，可实现卓越的设计，将吞吐量提高3倍，PPA提高20%。
Cadence数字全流程通过以下关键增强功能提供PPA和吞吐量优势:
- 节奏数字全流的空间技术:iSpatial技术将Innovus实施系统的GigaPlace放置引擎和GigaOpt优化器集成到Genus合成解决方案中，提供了层分配、有用的时钟倾斜和通过柱等技术。iSpatial技术可以通过一个通用的用户界面和数据库实现从Genus物理合成到Innovus实现的无缝过渡。
- 毫升功能:机器学习功能使用户能够利用他们现有的设计来训练空间优化技术，以最大限度地减少与传统地点和路线流的设计余量。
- 最优收敛签收:数字全流程集成了统一的实现、定时和ir签名引擎，通过同时关闭所有物理、定时和可靠性目标的设计，提供增强的签名收敛性。这允许客户减少设计余量和迭代。
“新的数字全流程增强功能建立在广泛采用的集成流程之上，进一步提升了Cadence的数字和签名设计领导地位，并使客户能够实现卓越的片上系统(SoC)设计，”Cadence数字和签名集团高级副总裁兼总经理Teng Chin-Chi博士说。“我们与客户密切合作，他们承受着压力，需要满足越来越大的设计，以满足压缩的时间表，为他们提供他们需要的功能，以更有效地实现PPA收益。”
Cadence数字全流由Innovus实现系统、Genus合成解决方案、Tempus定时信号解决方案和Voltus IC电源完整性解决方案组成。它为客户提供了快速的设计封闭路径和更好的可预测性，并支持公司的智能系统设计策略，从而实现先进节点SoC的卓越设计。
客户支持
“我们花了大量的精力来调整我们的高性能核心，以满足我们积极的性能目标。利用Innovus Implementation System的GigaOpt Optimizer中的新机器学习功能，我们能够自动快速地训练CPU核心的模型，从而提高了最大频率，并将总负松弛减少了80%。这使得最终设计结束的周转时间缩短了2倍。”
是。SA Hwang，联发科计算和人工智能技术集团总经理
“采用iSpatial技术的Cadence数字全流程准确地预测了PPA的完全放置优化，通过快速迭代RTL、约束和平面图，使我们能够将设计周转时间缩短3倍，同时将总功率提高6%。此外，Cadence独特的机器学习功能使我们能够在三星代工的4nm EUV节点上训练我们设计的模型，这有助于我们进一步实现5%的性能提升和5%的泄漏功耗节约。”
——三星电子负责代工设计平台开发的常务副总经理朴在宏
有关Cadence数字全流程的更多信息，请访问www.cadence.com/go/digital．