今天的许多设计包括三个不同的值去耦电容，或者当只使用一个电容时，一个小的值，如0.1 uF。这些建议是基于50年前的假设，如今已不适用。是时候重新考虑这些过时的、遗留的设计指导方针了。
作为遗留代码的神话
从一开始，电子工业就被四股力量拉向未来:更快、更小、更便宜和现在。这刺激了技术、材料、制造和设计的革命性和进化性发展的持续进步。有时，我们在上一代中采用的设计原则在下一代中成为“遗留代码”，不再适用。适用于一种互连技术组合的方法可能不适用于另一种新的组合。遗留设计指导方针变成了一个神话，应该重新评估。
唯一不变的就是变化
从电子管到晶体管，到集成电路，再到封装系统，我们的工业已经取得了革命性的进步。我们经历了从离散布线到单层和双层印刷电路板，再到多层电路板，再到HDI技术的革命性进步。我们已经看到了从早期通孔设备的革命性进展，如简单的金属罐封装到dip到大型引脚网格阵列，到带引线框架的表面安装封装到小型有机印刷电路基板，到球栅阵列到芯片规模封装，以及多芯片模块。包含四个代表技术代的板和包的时间快照显示在图1．
图1四个快照的时间。从左到右:管和分立的电线，管和线路板，分立的晶体管和线路板，表面贴装BGA封装与多层线路板。
技术世代对设计的影响
信号与互连器相互作用背后的基本原理没有改变。它们仍然基于150年前的麦克斯韦方程。然而，我们如何实现设计原则，并将其转化为设计指导方针，随着每一代包装和互连技术的发展而发展。
在早期使用离散布线的管道中，互连通常是透明的。当互连很重要时，首先要打破的问题通常是由于大的环路电感造成的串扰。“越短越好”、电源线和地线捆绑在一起的设计原则很受欢迎。
当引入多层板时，一些遗留代码继续将电源和接地作为离散的电线布线，而不是使用地平面。将动力和地面紧密捆绑在一起的传统阻碍了一些早期设计中地面飞机的实现。
当时钟频率上升到20 MHz以上时，传输线效应开始占主导地位，控制阻抗、路由拓扑和终端策略成为互连设计中的重要驱动力。“越短越好”的传统代码导致人们不愿意使用雏菊链路由拓扑，这可能会导致较长的路径长度但反射噪声较低。
当我们进入1gbps时，损耗变得很重要，为了降低损耗，我们开始选择除了常见的环氧玻璃材料之外的其他材料。当使用这些损耗较低的层压板时，我们发现在5gbps以上的铜损耗比预期的要高，并且我们发现更光滑的铜更好。在10gbps以上，我们发现建造玻璃纤维增强电路板的50年方法导致了玻璃或纤维编织倾斜的新问题。
随着新技术的发展，我们需要新的设计规则。在千兆互连时代，高剥离强度环氧玻璃电路板的旧规则不一定是最好的设计指南。
行业专家引领潮流
我们每天在电子产品中使用的设计指南都是由行业领导者制定的。这些公司在信号完整性、电源完整性、EMC、材料、制造、可靠性和集成方面拥有专门的专家，他们正在引入最前沿的产品。这些专家运用基本原理为他们引入的新材料、集成电路技术和互连技术建立设计指导方针。
但有时，在一代技术中行得通的东西在下一代技术中就成了神话。因为这些设计规则是由专家制定的，所以行业的其他部分有时不愿意放弃旧的设计准则，而继续在新一代技术中使用它们，尽管它们可能不适用。它们成为我们工具箱中根深蒂固的神话。
如果最后的设计遵循了这些旧的设计指导方针，人们通常认为这是因为设计指导方针，即使可能是无视这些指导方针。有时遗留代码是中立的，有时它有缺点。即使它是中性的，如果它阻碍了更好的设计指导原则的建立，它就会变成负面的。它变成了一个随时会被取代的神话。
一个设计指导原则的误区，比如每个电源引脚使用三个不同的电容来进行解耦，会降低下一代设计的性能，应该总是重新评估。
高频电容器
当安装电感大于1 nH时，一个简单的串联RLC电路可以很好地描述真实电容器的理想等效电路模型。当它低于1 nH时，新的效应出现，传输线模型的真实电容是一个更好的匹配。
简单的RLC模型适用于大多数代电容器。一个真实的SMT, MLCC电容的测量阻抗和一个理想的RLC串联电路的模拟阻抗的例子显示在图2．
图2一个真实SMT电容的测量阻抗(蓝色)和相位的例子和一个简单RLC电路模型的模拟阻抗(红色)。测量相位和模拟相位的差异表明了不包含在简单RLC模型中的真实电容中的ESR行为。
该系列RLC电路模型是最简单的模型，一般适用于电解，钽，陶瓷，MLCC电容器的技术范围，无论是通孔或表面贴装。这只是一个一阶模型，许多实际的电容器可以与二阶模型更好地匹配。但第一个模型提供了对这三个重要术语作用的洞察。
理想C对应低频阻抗行为。R常被称为等效串联电阻(ESR)。这是由于真正的电容的引线，板的金属化，在较小的程度上，电容中的其他损失机制。L被称为等效串联电感(ESL)。这主要是由于电容器的内部结构和它所连接的IC引脚的电路板电源和接地路径。
在50多年前开始使用通孔电容器的时代，两种常用的电容器技术是电解电容器和陶瓷盘电容器。其中的例子见图3．
图3电解电容器和陶瓷圆盘电容器的实例。物理尺寸越小的电容器电容越小，ESL越小，ESR越大。
在电解电容和陶瓷圆盘电容技术中，电容的数量与电容的物理尺寸和引线长度之间有直接的联系。较大的值电容意味着较大的物理尺寸电容。
因为ESL也取决于电容器的物理尺寸及其引线长度，较大值的电容器也有较大的ESL。例如，一个47 uF的电解电容可能有高达30 nH的ESL，而一个小的0.1 uF的圆盘电容可能有低至7 nH的ESL。
甚至ESR也因电容器技术和尺寸的不同而不同。一个电解电容器的ESR可能在0.1到5Ω的数量级。较小尺寸的电容器通常具有较高的ESR。一个陶瓷圆盘电容器的ESR可以在0.1到1Ω的量级上。
电容值和ESL之间的这种联系极大地影响了大值和小值电容的阻抗分布。在低频时，真正电容器的阻抗与它的电容有关。在高频时，真正电容器的阻抗与其引线电感有关。图4展示了具有三种不同阻抗曲线的三种不同电容的例子。一阶模型的分量值可能为:
图4三种电容器的模拟阻抗分布图。最小值表示高频时的低阻抗。
通孔电容器有引线时，通常正确的做法是，小值电容器的尺寸较小，可以安装在较低的回路电感上。这意味着他们将有一个较低的阻抗在较高的频率。在寻找高频低阻抗通孔电容时，选择小值小尺寸的电容。
这就是为什么小量值电容器经常被称为“高频”电容器。由于其较短的引线，如果安装在低环路电感的电路板上，它们在高频时提供最低的阻抗。
如果我们想在低频时获得最低阻抗，同时又想在高频时获得最低阻抗，通常的做法是并联增加两个或三个电容器。大值电容在低频提供低阻抗，小值电容具有较低的ESL，在高频提供低阻抗。并行组合利用了这两种配置的优点。
MLCC电容器和高频电容器的神话
当我们切换到基于MLCC表面贴装技术的电容器时，电容器的性能与含铅电容器有很大的不同。图5展示了1206型MLCC电容器的实例，其电容值对应于相应陶瓷圆盘电容器中的相同电容。
图5 1206包装的MLCC电容器(上)和相应值的陶瓷盘电容器。
通常，在完全相同的机身尺寸下，可以获得广泛的电容值。0402中有10 uF和0.01 uF一样容易。这意味着一个MLCC电容的ESL，如果最佳地集成到一个板，将独立于它的电容值。
事实上，使用低环电感设计，MLCC的ESL可以被设计成小于1 nH，即使是在两层电路板上。1 uF MLCC电容在0.620 nH ESL的双层063 mil厚板上的测量阻抗剖面的例子示于图6．
图6在ESL为0.620 nH的电路板上测量的1 uF MLCC电容的阻抗分布图示例。这也表明，当安装电感小于1 nH时，需要一个二阶模型。测量的用小环装饰．
一个10和0.1 uF的MLCC电容将具有完全相同的高频阻抗。较小的电容值电容不再是“高频”电容。事实上，一个10 uF的MLCC电容也将是一个“高频”电容。
如果低ESL在设计中是有价值的，MLCC电容器应该总是使用。即使是一个10 uF的MLCC电容，其ESL和阻抗也低于“高频”陶瓷圆盘电容的10%。
在较老的产品中，当使用通孔电容器时，较小的值电容具有较低的ESL和较低的频率阻抗。当电路板上的一个电源引脚上只有一个电容的空间，并且来自该引脚的瞬态电流很小时，指定一个具有低电感的“高频”电容。这是一个低值电容，通常为0.1 uF。
当一个引脚有三个电容的空间时，通常指定三个电容值的范围。这提供了较低的阻抗在高频和较低的阻抗在低频比只有一个值电容。图7是显示这些常用规格的典型原理图示例。
图7一个典型电路示例，显示一个具有三个不同电容值和一个小值单电容的去耦网络。
然而，这个示意图示例并不是来自使用通孔部件和通孔电容的旧设计，而是来自一个120 MHz的前缘Cortex M4微控制器板，所有设计和组装都使用MLCC电容。高频电容的神话一直延续到这个设计中，因为它在许多其他的设计中仍然指定一个小值电容用作单个电容和三个不同的值用于更高的电流引脚。
高频电容的神话和三种不同电容值的使用是遗留代码，仍然存在于许多现代设计中。
哪个更好?
那么，哪一个更好:三个价值相差十年的电容器，还是三个价值相同的电容器?
不幸的是，只有使用所有元素的精确模型的系统级分析才有机会回答这个问题。
如果规范中的建议是使用三个不同值的电容器，那么编写规范的工程师很有可能从未做过任何分析，而是使用了一个50年前的基于高频电容器神话的设计指南。随着20年前MLCC电容器的出现，这一建议背后的理由消失了。怀疑PDN的设计。
在这种情况下，使用什么可能并不重要。你的产品可能会工作，尽管电容值，但可能不是因为他们。
当三个不同量值的具有相同ESL的电容器并联时，它们的自谐振频率之间会产生两个平行谐振峰。峰值阻抗值与相邻电容的电容、电感以及电容的ESR有关。
图8显示三个电容器的三种不同组合的模拟阻抗剖面。一种组合是建议在通孔技术中采用10、1和0.1 uF。第二种是在MLCC电容技术中实现的相同组合。第三种组合是所有相同的10 uF MLCC电容器。MLCC电容器的ESL为1 nH。
图8三种不同和三种相同的MLCC电容的模拟阻抗分布图。
三个相同的大电容值可能比三个不同值的电容(并且在中频处没有平行谐振峰)提供更低的阻抗，但这并不意味着它是一个更健壮的解决方案。
最后一个产品可能已经工作了，但您可能不知道该设计有多健壮，或者一些不可追踪的、不可再现的故障是否可能是由于过度的开关噪声，而数据模式刚好收敛，在并行谐振处看到了略高的阻抗。
不要误以为三个不同值的电容器是一种稳健策略，或者认为三个相同值的电容器更稳健。如果没有系统级别的分析，它们可能都是可以接受的，都是边缘的，或者因为相同的错误而失败。
“考试”质量
如果您不打算做您自己的系统级分析，计划实施一个彻底的测试计划，以便您可以找到PDN中的薄弱环节并“测试质量”。
完整测试计划的一部分是为PDN中的测试进行设计。例如，如果你能更好地利用高带宽感知线来描述噪声(不仅是在板级，而且是在模具的垫片上)，你就能更好地比较一种解耦策略与另一种解耦策略。图9是当I/ o开关时，在模电源轨道和板级上测量的电压噪声的一个例子。5 V钢轨上的压上电压噪声峰对峰为600 mV。板级电压噪声峰峰间只有75毫伏。
图9通过感应线测量的模具上的同一功率轨上的测量电压噪声和板上的测量电压噪声，两者的刻度相同，为200 mV/div。
无论应用，较低的安装回路电感总是有价值的。这就是为什么MLCC去耦电容器应该总是放在板上的第二个组件，所以他们可以路由与最低的安装电感实用。
如果一个引脚上只指定了一个电容，这是许多低电流应用的常见做法，那么总是在可接受的额定电压下，在最小的实际体尺寸下使用允许的最高电容。如果没有系统级的分析，这仍然不能保证健壮的产品，一个彻底的测试计划是必不可少的。
设计质量:正确的去耦电容策略
使用三种不同值的去耦电容是基于过时的假设，即小值电容是“高频”电容。在我们MLCC电容器的时代，这个假设不适用，有什么更好的建议?不幸的是，答案是“视情况而定。”
但是，有一些通用的设计准则适用于大多数系统。
任何PDN的目标都是为那些需要直流电压的组件提供直流电压，并为应用程序提供可接受的噪声水平。用于去耦的MLCC电容器只是良好PDN策略的一部分。
PDN设计的基本原则之一是保持阻抗剖面，就像IC的衬垫所看到的，一个平坦的阻抗，并在一个可接受的低值。这意味着通常通过增加更多的电容来降低并联谐振峰值，降低环路电感，并通过使用不同的电容值或通过控制的ESR(这将降低峰值的q因子)来雕刻阻抗剖面。
这有时转化为足够的体积电容，使vrm体积电容峰值降低。在高频端，板级的平坦阻抗剖面将有助于抑制模上电容和封装引线电感平行谐振峰的班迪尼山。
选择电容值需要进行系统级分析，包括一端是VRM，另一端是消耗电容的元素。当您设计所有安装特性以尽可能减少电容的环电感时，使用3D模拟器和基于测量的建模工具为PDN元件开发精确模型以模拟整个系统总是有价值的。精确的VRM模型、每个导轨的模上电容和封装引线电感是设计稳健设计的整体分析的一部分。
当包上存在相当大的去耦时，散装电容器和MLCC电容器的低频特性更为重要。当模上电容和封装引线电感占主导地位时，通过它们的平行谐振产生一个大的班迪尼山，由板级MLCC电容产生的平面阻抗剖面的阻尼是重要的。
不幸的是，除了使用可控ESR电容外，没有任何三个电容值的组合能够在Bandini山的板级提供任何阻尼。
这只是对真正进入优化的、具有成本效益的解耦策略的一些设计驱动力的一瞥。第一步是识别问题。第二步是确定问题的根本原因，第三步是确定提供可接受噪声的整体PDN设计策略，其中优化的解耦策略只是其中的一部分。
当系统的目标阻抗相差超过6个数量级时，从许多物联网应用中的大于10Ω，到基于大型网络处理器的产品中的小于10 u欧姆，就不是一种具有成本效益的策略，而是多种策略。
但那是另一个故事了。
总结
使用三种不同电容值的起源是基于通孔、引线电容的使用。较小的电容值通常具有较低的ESL和较低的高频阻抗。对于通孔电容器，使用三种不同的电容值具有性能优势。
但MLCC电容器已经使用了20多年，这些老旧的设计准则不再适用。
当只指定一个或三个电容器进行解耦时，可能是因为没有对设计进行分析。相反，在上一个设计中起作用的是下一个设计中推荐的。设计作品，尽管使用三个不同的值，而且很有可能使用三个相同的值也同样有效。在这种情况下，设计的健壮性是“在测试中”而不是“在设计中”。
最好的方法是始终自己进行分析，包括配电系统的其余部分，如果有的话，在所有组件安装到系统中时进行精确的模型。
如果您的设计指定了三个不同的电容值，那么您可能遵循了一个已经延续了20多年的传统设计指导方针。也许是时候为您的下一个设计重新考虑这个设计指导方针并进行自己的分析了
进一步的阅读
E. Bogatin，“信号和电源完整性，简化”，Prentice Hall, 2018年。
1 . Novak，“基于时域和频域性能的旁路电容选择的配电网设计方法的比较”，设计设计，2006。
s.m.桑德勒，《权力的完整性》，麦格劳希尔出版社，2014年。
L. Smith和E. Bogatin，“电源完整性和PDN设计原则”，Prentice Hall, 2018年。