是德科技有限公司宣布将推出全球首个设计和测试工作流解决方案，缩短双数据速率动态随机存取存储器(DDR5 DRAM)系统的产品开发时间DesignCon 2020(展位725)。
随着数据中心吞吐量的攀升，对服务器和高性能计算的性能期望推动了对下一代高密度超高速内存(DDR5 DRAM)的需求。以两倍于DDR4的数据速率运行会导致设计余量的缩小，并且硬件设计人员很难优化印刷电路板(PCB)以最小化抖动、反射和串扰的影响。严重失真的信号可以通过决策反馈均衡(DFE)恢复，DFE是DDR5 DRAM的附加功能，它破坏了早期DDR使用的传统测量和模拟方法。
是德科技的设计和测试工作流程解决方案旨在帮助硬件工程师满足其上市时间窗口，并提供高性能，可靠的最终产品，包括:
- 发射机测试方法测量均衡化后的信号眼图。
- 环回误码率(BER)接收器测试，用于验证设备和系统的可靠性。
- 逻辑分析调试复杂的DDR5流量事务，识别系统不稳定的来源。
用于DDR5的PathWave ADS内存设计器是一个仿真环境，它解决了设计人员当前面临的挑战，具有以下功能:
- 能够预测性能，优化设计，并在实现第一个硬件原型之前执行虚拟变送器一致性测试。
- 通过DDR组件、智能电线和智能内存探头等功能，将模拟设置时间从几小时缩短到几分钟。
- 通过使用IBIS算法建模接口(IBIS- ami)模型表示接收器均衡化，提高了DDR5的仿真精度，特别针对DDR的要求进行了增强。
是德科技的设计和测试工作流解决方案包括以下产品:
- 建模和仿真(W2225BP)
- 探测和介入者
- 使用示波器和合规软件进行发射机测试(Infiniium UXR, N6475A)
- 接收机测试装置
- 环回误码率测试接收机测试方案(M8020A, M80885RCA)
- 逻辑分析(U4164A, B4661A)
- 电源导轨探头(N7024A)
有关PathWave ADS内存设计器的更多信息，请参阅以下网址: