工程师们在信号完整性模拟软件上投资数万到数十万美元，目的是准确了解信号在最终产品中的表现。但是，在设计初期，如果没有可靠的、可验证的电介质电性能，如何做到这一点呢?

在电路板上模拟数十到数百甚至数千个信号，而不首先确保输入信息的准确，是一种垃圾进垃圾出的练习。在PCB设计中采用准确的材料参数对电气性能至关重要，包括信号和电源完整性。

相关资源

每车道224 Gb/s:选择和挑战

在设计项目的前端，信号完整性分析通常基于来自覆铜层压板(CCL)或印刷电路板(PCB)制造商的可用层压板数据。为此，层压板制造商提供高水平的数据表信息，并发布含有树脂含量、介电常数(Dk)和损耗正切(Df)(也称为耗散因子)规格的结构表。这些数据在多大程度上是可信的，对信号完整性有什么影响?

在做出材料决策时，设计团队如何确保他们在多个层压板系统、结构和数据源之间进行“苹果对苹果”的电气性能比较——特别是当层压板制造商使用不同的测试方法来表征其层压板时?每种介电常数测试方法都有已知的怪癖和偏差，这些偏差大到足以在选择材料或设计电路板时引起人们的关注。

虽然设计团队可能会在目标应用的适当频率上测量测试车辆上的阻抗和插入损失，但PCB制造商通常计划在1 GHz进行堆叠。这种实践在多大程度上影响了实际设计，在他们的目标频率下运行?

阻抗和插入损耗设计

在选择层压板和规划目标阻抗和损耗的堆叠时，硬件团队将大部分过程委托给PCB制造商，他们反过来对信号层上的频率和保留铜(%)进行假设。事实上，这可能在1ghz下工作得很好，但在更高的速度下，硬件工程师要求材料参数精度在5%以内，以便进行原型信号完整性模拟。在本文中，我们的重点是更准确地描述Dk和Df。

Dk和Df测量方法的背景

覆铜板制造商使用的大多数表征方法来自行业或标准协会，如IPC和ASTM。这种方法已被证明具有测量能力，确保了可重复性，但在大多数情况下，总测量不确定度是未知的，无法追踪到像NIST这样的国家计量机构。此外，CCL生产控制依赖于最适合制造环境的特定介电测试方法，但生产测试方法可能无法提供适合设计环境的Dk/Df测量。因此，没有办法知道供应商提供的Dk/Df测量是否是用于信号完整性模拟的材料特性的准确表示。

更让人困惑的是，对于使用哪种生产测试方法，业界还没有达成共识。CCL制造商和客户可以就用于质量控制和材料验收的测试方法达成一致。因此，IPC TM-650包含12种不同的介电常数测试方法。数据表Dk/Df值不会在使用不同测试方法的层压板制造商之间相互关联。

CCL和制成品PCB测试方法的另一个区别在于铜导体。在覆铜板(CCL)测试中，铜或铜的影响完全从单层层压材料中去除，只报告介电常数。在预制PCB测试中，传输线设备用于测试包括铜效应在内的制造性能。

我们推荐介电测试方法，用于苹果对苹果的材料比较和原型制作之前的初始设计工作，然后是基于传输线的;在设计过程的后期使用已建成结构的方法，导致正式的部件编号确认。

左方向

PCB中传输线、电源和地平面之间的电场是垂直于层压板表面的。e场线的最大浓度是在z方向，或“平面外”，而不是x-y方向，或“平面内”。正因为如此，信号和电源完整性应用的介电测量也应该在平面外进行。不幸的是，目前许多CCL制造商提供的介电材料参数是通过面内方法和面外方法获得的。

层压板中Dk和Df的测量方法

更让人困惑的是，层压板制造商可能会使用:

一种测试方法用于数据表，另一种用于其Dk/Df表。
一种测试方法在1 GHz和另一种测试方法在1 GHz以上。
•Dk有一种测试方法，Df有另一种测试方法。

我们在研究的层压板制造商中发现了上述所有变体，以及12种不同的IPC测试方法的一个子集——其中最常见的方法概述在图1中。

增强带状线试验方法

基于带线的测试方法具有产生信号完整性工程师正在寻找的平面外Dk和Df结果的优势，但也有一些固有的缺点，包括IPC TM-650 2.5.5.51和2.5.5.5.12的频率限制，以及由于单个测试站点需要自己从多个来源拼凑设备细节，包括连接器、电缆、夹具和校准。因此，没有两个测试系统是完全相同的。为了解决这一问题，作者正在合作将商业带状线谐振器测试系统与商业堆叠设计工具集成在一起。

中所示的商业带状线谐振器图2， IPC条带线方法进行了修改，以更全面和一致地校正铜损耗和连接响应，仅报告测试样品的介电区域的校正Dk和Df，不受导体电阻性损耗的影响。夹具用单独的铜箔测量完整的介电片，如IPC TM-650 2.5.5.5.1的A型样品。²

校准涉及气隙传输线谐振器中夹具铜箔的非原位表征，不依赖于已发布的电阻率或铜粗糙度模型。该系统仅提供介电区域的Dk和Df, Dk不确定度在5%以内，Df不确定度在0.001以内。此外，该方法提供了高度的重复性(Dk优于2%，Df优于0.0005)，可以在同一实验室测试介质之间的差异。

测量结果

作为我们通往“理想”电介质测量系统之旅的一部分，我们的目标是深入了解公布的CCL制造商的Dk(f)和Df(f)表值与我们从1到20 GHz的电介质Dk和Df的校准测量值之间的密切关系。

在特定的CCL制造商中，公布的Dk值与我们的参考测量值相差±10%^3.-从最小值到最大值有20%的变化。为了信号完整性的目的，在新产品引入(NPI)/原型设计活动和批量生产过程中，消除这种额外的不确定性将是有利的。

Dk和阻抗

为了提供与精确Dk值相关的阻抗含义的概念，图3显示了一个对称的微分带状线模型，5mil厚的介质和5mil宽的走线。

发表:结合已发布的Dk为3.74，在12mil间距上产生了50.8Ω模拟单端(SE)阻抗和97.2Ω差分阻抗。

测量:在我们的研究中，使用层压板在10 GHz下测量的Dk值，模拟SE带线阻抗结果为48.5Ω，差分阻抗为92.8Ω。

设计可能能够承受4.5Ω的差异，但这种差异将是必须考虑的其他公差和制造变化之外的，如果所有方差都在同一阻抗方向上工作，这可能会带来问题。阻抗不匹配-假设100Ω的目标不同地导致上升时间退化，有助于闭眼。我们的观点是，在如此容易避免的情况下放弃这种准确性并不是一个好的设计实践。

Df和插入损耗

在我们的研究中，更重要的发现之一是，公布的Df值倾向于偏离我们校准的带状线谐振器结果的程度。这些差异在大小上有所不同，但总是在同一个方向:我们校准的带线谐振器测量值总是高于供应商公布的值。Df差异在1 ghz时尤其显著，从材料09-C2的33%到材料14-C2的200%，如图所示表1．

为了了解低估Df对传播损失的影响，我们将使用图3中注意到的相同的带状线配置，假设铜箔带R_z= 2 μm的粗糙度和预浸料侧加工导致R_z= 1.5 μm。

发表:采用0.006的已发布Df，在10 GHz时产生0.72 dB/in的插入损耗。

测量:在我们的研究中，对层压板使用在10 GHz下的测量Df值0.010，结果在10 GHz下的插入损耗为0.95 dB/in，如图3所示。

将这些值乘以10英寸。互连长度，我们说的是几乎2.5 dB的差异。这不是一个很长的信号路径，而且计划外的损耗增量足以引起头痛，特别是对于较长的运行长度。还有一个成本因素。在这个例子中，你支付了0.006，得到了0.010。这是一个买者自负的时刻(“让买家小心”)。对于工程师来说，要知道他们正在获得他们所支付的损耗性能，唯一可靠的方法是在他们自己的测试台上和生产环境中测量感兴趣的频率的损耗因子。

介电法相互比较研究4表明，CCL制造商数据表中确定的方法能够将Df测量值控制在0.001以内，因此目前尚不清楚已公布的Df值的低报来自何处。一种可能是，这种变化可能根源于一个给定的实验室可能无法获得完善的验证标准，这些标准可以告诉测量技术人员他们的设备和方法是否正确。然而，一些公布的数字相差如此之远的事实似乎暗示了一系列更广泛的原因，而不仅仅是校准。

由于介质损耗是用耗散因子来表示的，因此使用可能漏报的耗散因子，就存在损耗预算过程可能受到损害的重大风险。潜在的问题进一步加剧的事实是，传输线损耗也随介电常数的平方根变化到一级。在考虑介质损耗和材料成本时，了解这些值(在合适的频率下)是优化材料选择的关键。

结论

公布的Dk值与我们的参考测量结果相差±10%，从最小值到最大值相差20%。Dk变化和不确定性需要进一步测量和建模，以改进信号完整性分析。目前还不清楚为什么公布的Dk值与作者自己实验室测量的校准的平面外结果有显著差异。制造变化、配方轻微变化、样本量(包括发布值和正在进行的采样)以及测量设备校准都是需要考虑的因素。

我们的研究对CCL制造商公布的Df值提出了严重的问题。在所有供应商和测量方法中，公布的Df值明显低于我们的参考测量值。在1 GHz时的差异被证明尤其显著。由于材料选择(成本与损耗)和损耗规划都是基于Df值，这对量产中的信号完整性和成本控制都有潜在的关键影响。

使用本文中强调的带线谐振器技术，同样的Dk和Df测试方法可以用于层压选择过程中的比较，以获得有效的Dk和Df函数用于设计，并在生产过程中监测供应链-所有这些都具有平面外的比较结果。对于合理的前期和持续投资，所提出的解决方案为CCL制造商，PCB制造商，odm和OEM设计团队提供了一种方法，以确保他们设计的电气参数是他们将在批量生产中获得的，并且他们能够在苹果对苹果的基础上比较层压性能。

文章发表于《SIJ》2019年7月刊，技术特稿:第18页．

参考文献

1.x波段介电常数和损耗正切(介电常数和损耗因子)的带状线测试，IPC TM-650 2.5.5.5, Rev. C, 1998年3月。
2.14 GHz电路板材料复杂相对介电常数的带状线测试，IPC TM-650 2.5.5.5.1, 1998年3月。
3.D. DeGroot和B. Hargin，“苹果对苹果的分层表征”，2019年设计展，加利福尼亚州圣克拉拉，2019年2月。
4.G. Oliver, J. Weldon, J. Coonrod, C. Nwachukwu, D. L. Wynants Sr.， J. Andresakis和D. DeGroot，“高频测试方法的轮询
IPC- d24c工作组，“2016年IPC APEX Expo 2016, 3月16日。