模拟位的模拟和混合信号ip，包括各种锁相环，PCIe参考时钟，传感器和电源电路，采用GLOBALFOUNDRIES 12nm FinFET (12LP)，为客户提供最低的系统级成本和功耗
模拟部分而且GLOBALFOUNDRIES宣布为GF的12nm性能(12LP)工艺技术提供Analog Bits模拟和混合信号IP设计套件。通过与GF的合作，IP产品组合包括广泛的带扩频时钟生成(SSCG)的分数阶锁相环(PLL)， PCIe参考时钟锁相环子系统，过程，电压和温度(PVT)传感器和上电复位(POR)电路。基于这些ip的硅报告将于2020年第二季度发布，第一个客户带出预计将于2020年下半年发布。
格芯的12LP技术专门为客户提供高性能和数据处理能力，以支持他们在大数据和认知计算时代的计算、连接和存储(CCS)、AI/ML、高端消费和汽车解决方案。与上一代FinFET相比，该技术的逻辑密度提高了10%，性能提高了15%以上，包括专门为汽车电子和RF/模拟应用设计的新的以市场为导向的功能。
“在人工智能和5G的推动下，GF继续看到对功能丰富产品的需求不断增长。模拟和混合信号IP与我们的12LP技术相结合，为我们的客户提供差异化的工艺设计，以满足这些需求，”GF生态系统合作伙伴关系副总裁Mark Ireland说。“通过与Analog Bits的密切合作，我们使我们的共同客户能够集成所有IP块，以达到系统级集成的目标性能、功率和面积(PPA)，并为广泛的细分市场提供差异化的终端产品。”
analog Bits执行副总裁Mahesh Tirupattur表示:“模拟和混合信号IP是与一级半导体设计团队合作20年的知识和洞察力，以了解他们在系统层面的需求。“我们与广发的密切合作使我们有机会帮助我们的共同客户提供最好的PPA。我们非常感谢与GF多年的战略合作伙伴关系。”
要了解更多关于Analog Bits的广泛范围的分数N SSCG锁相环，PCIe参考时钟锁相环，PVT传感器，上电复位(POR)和其他产品，请访问www.analogbits.com或发邮件给我们:info@analogbits.com．