基于数据转换器的SerDes设计由于其架构的灵活性和强大的数字信号处理(DSP)均衡而越来越受欢迎。对于基于RX的第一代ADC，由于其面临的各种挑战，大部分注意力都集中在高速和高性能ADC的实现上。关于均衡器的最佳位置(如前馈均衡;FFE)以达到最佳的系统性能。

通常，在混合信号SerDes中，由于延迟和增益的实现更简单，FFE被放置在TX侧。通常，TX侧FFE，也就是TX FIR，被限制在3到5个点。然而，TX FFE受到峰值功率约束，这实际上削弱了输出信号的平均功率。当数据速率超过25Gbps时，背板/铜电缆系统中的前游标符号间干扰(ISI)变得不可忽略。因此，为了有效地处理前标ISI以及通道脉冲响应中的长尾问题，对一个节能FFE的需求变得更加重要。(基本上TX FFE遵循l1范数系数归一化。)

相关资源

每车道224 Gb/s:选择和挑战

另一方面，RX FFE不需要l1范数系数归一化，也不具有与TX FFE相同的峰值功率约束。尽管由于非线性要求，模拟RX FFE可能受到其他系数的约束，但前端噪声会被FFE系数的l2范数放大。此外，数字RX FFE系数可以更容易和优化地适应，以实现消除信道ISI和减轻系统噪声放大之间的最佳权衡。然而，一个真正的模拟FFE覆盖广泛的数据速率是很难建立合理的功率和非线性。

基于adc的RX的出现允许系统和电路设计人员重新评估TX FFE与RX FFE的选择。本文对TX和RX FFE进行了理论分析、仿真和实际比较。对于所有的例子，使用最小均方(LMS)算法来适应ffe。为简单起见，系统中不包括DFE。然而，由于DFE通常是链路中的最后一个均衡器，它不会增加串扰或噪声，因此比较是公平的，结论应该为目前面临56G挑战的行业提供重要的见解，很快将面临112G的挑战。

此外，还将研究TX DAC和RX ADC量化的影响。讨论了量化误差的性质，并进一步纳入现有的分析框架。使用不同的噪声、量化和FFE设置进行行为模拟，以验证见解并得出结论。对于一些用于112G应用的长距离铜通道，执行了权衡模拟开云体育官网登录平台网址，以在不同数量的FFE分接头和转换器分辨率下找到最佳解决方案空间。

最后，我们提出了DAC和ADC芯片实现的挑战。在如此苛刻的速度下，时钟成为一个至关重要的方面，数字电路和模拟电路之间的界限变得模糊。最先进的工作进行了调查，以提供更好的比较和证明可行性。

FFE两个位置之间的信噪比分析

FFE定位的研究越来越受到重视。[1]的工作提出了一个长TX FIR，结果是一个更简单的接收机和更节能的链路。如图1(a)所示，[1]的作者认为，由于数字乘法，将接收机FFE移动到发射端会降低RX FFE功率。

系统仿真显示了图1(b)和图1(c)两种方案之间的性能差异。结果表明，TX FFE方案具有更大的开眼，从而具有更好的系统性能。如图1(b)所示，根据[1]，RX FFE的主要缺点是当需要许多小系数的远端开关来消除阻抗不连续和反射造成的残余ISI时的实现成本。

然而，[1]中不清楚的是，在接收端存在一些FFE，它与连续时间线性均衡器(CTLE)一起进一步塑造了信道。作者实际上只建议将FFE的远端长尾丝锥移到TX侧，以便处理反射。这一事实促使我们认为，RX FFE和一个更分析和系统的研究仍然是必要的。

最近的工作，如[2]，已经证明了PAM4链路架构在112G的远程应用中的系统级可行性。通过SerDes架构的合理假设和现实的噪声和抖动源，作者在[2]中得出结论，RX FFE在睁开眼睛(眼睛高度和眼睛宽度)方面的性能比将FFE放置在TX一侧时的性能要好得多。图2总结了这一点。

但是[2]并没有详细的解释这一现象。因此，在本文中，我们根据信噪比(SNR)方面的链路性能裕度进行了深入分析，并对FFE位置之谜进行了理论解释。在本节中，首先开发了一个理论框架，以了解FFE的位置在典型链接系统中的影响。信噪比将被用作比较性能的度量。图3显示了典型链路系统的简化框图，其中FFE在TX端或RX端。信噪比比较点选择在决策反馈均衡器(DFE)的输入处，因为这对两种架构都是通用的。我们用FFE作为唯一的均衡方法来研究系统性能。我们假设理想的定时和时钟恢复来限制分析的范围，这允许在离散时间(DT)域进行系统模拟和评估。

系统信噪比理论分析

在这个分析中考虑的非理想性是ISI，由脉冲响应建模，和一个独立的同分布(i.i.d)。RX输入端的高斯噪声。输入噪声的来源包括终端的热噪声、输入参考RX电路噪声和来自邻近攻击者的串扰。

通常，FFE位于TX端，因为它不提高噪声，更重要的是它的实现更简单。然而，由于受电源限制的最大输出摆幅，也称为峰值功率约束，TX FFE系数必须标准化。因此，对于一个均衡器用P前体,问后游标，传输的信号振幅直接被归一化因子衰减均衡系数的l1范数

为了进行分析，我们强制FFE的主光标点击为1，即:得到的TX FFE系统的信噪比由式(1)给出，其中是通道(碰撞到碰撞)脉冲响应。均衡通道的主游标是否除以给定的眼睛数米(例如，PAM4，米=4，有米1 = 3眼)。一个是给定调制的信号RMS强度(例如，对于PAM4，A = 0.745）.分别为残余ISI和RX输入噪声的标准差。

同样的分析可以应用于在RX端有FFE的系统。FFE将以相同的方式均衡信道(目前假设与TX FFE的系数相同)，但会提高RX输入噪声功率。具体来说，输入噪声功率被l2范数放大FFE系数的，对应的系统信噪比如式(2)所示。

使用这两种信噪比表达式，可以立即进行比较。假设有足够的FFE抽头，且决策点的剩余ISI不是系统中的主要噪声源，则上述信噪比分别简化为式(3)和式(4)。

很明显，由于FFE系数L1或L2范数，感兴趣的体系结构的信噪比仅在额外衰减方面有所不同。众所周知，对于任何给定的向量因此，RX FFE的系统性能至少与TX FEE一样好，如式(5)所示。

为了验证式(5)中的不等式，我们考虑用于112Gbps PAM4应用程序的三个不同通道，如图4所示。开云体育官网登录平台网址28GHz(奈奎斯特频率)的信道损耗分别约为16dB、24dB和33dB。同样的FFE系数应用于TX和RX FFE，并且它们被计算为在感兴趣的采样阶段完全取消ISI(零强迫)，给定光标前和后点击的数量。下面描述了计算给定信道的信噪比以及选定的游标前和游标后点击次数的步骤:

1. 计算零强迫FFE系数。
2. 将计算得到的均衡器系数与DT通道脉冲响应进行卷积，得到均衡后的脉冲响应。
3. 计算剩余ISI噪声功率并乘以一个．
4. 求FFE系数的L1和L2范数。
5. 利用式(1)(2)计算TX或RX FFE系统的信噪比。

RX输入噪声强度从0mV扫描到5mV均方根。最大TX摆动保持在400 mv。用于此分析的FFE长度为a) 5个前游标+ 15个后游标，b) 10个前游标+ 20个后游标，c) 15个前游标+ 25个后游标。图5显示了考虑所有三个通道和FFE长度的输入噪声量的计算系统信噪比。开云体育官网登录平台网址

对于任何通道和FFE长度，我们看到得到的RX FFE系统的性能与TX FFE系统一样好。由于所研究系统的线性性质，当没有RX输入噪声时，FFE对系统具有相同的影响，无论其位置如何然而，当考虑RX输入噪声时，会出现很大的差异。TX FFE的性能比RX FFE快得多。系统信噪比差异可大于6dB在比较TX和RX ffe时，最坏情况下的通道大于2mV。

对于损耗开云体育官网登录平台网址较大的信道(链路2和链路3)，增加FFE长度可以显著提高性能。但是，30次和40次的设置之间没有显著差异。在RX输入热噪声存在的情况下，链路3是一个特别难以操作的通道。因此，TX FFE很难均衡链路3。

我们运行行为瞬态仿真来验证系统信噪比方程。PRBS13数据模式用于模拟时间和足够的数据长度以捕获大部分ISI。图6显示了TX和RX FFE系统的抽样眼图示例。我们可以直观地得出结论，RX FFE具有更高的系统信噪比，因为误差分布在数据级别上。精确的信噪比值是通过寻找眼睛张开和误差传播的比率来计算的。通过用理想的数据水平减去输出值来发现错误。

图7显示了与之前的分析结果绘制的行为模拟的系统信噪比。瞬态模拟结果与解析曲线基本重合，证明了分析的有效性。一旦我们对分析框架有了信心，我们就能够在后面的部分中添加更多的非理想性。自适应均衡器的性能也可以用行为模拟来证明。

均衡器的适应

将FFE放在RX端的另一个动机是均衡器自适应能力。在TX端调整FFE时，需要一个反向通道，这导致了进一步的复杂性和开销。对于不同的硅供应商来说，相互操作变得更加具有挑战性。另一方面，RX侧FFE可以提供更健壮的系统性能，因为它的真正性质是使系数适应PVT引起的系统变化。

传统的FFE自适应使用LMS算法，这是一种最陡的梯度下降算法，目标是最小均方误差(MMSE)解决方案。RX自适应的另一个优点是它能够在不同噪声源之间找到最佳权衡。此外，讨论TX FFE由于缺乏自适应而不能以最优FFE系数运行的情况更为现实。为了捕捉这种效应，将5%的随机误差添加到ZF FFE系数中。这意味着额外的剩余ISI会显著降低系统性能。

图8显示了比较ZF TX FFE、ZF RX FFE和MMSE RX FFE之间性能的仿真框图。为了使图表可视化并更有效地讨论结果，只考虑链接2(中度损失)，因为观察到的趋势对于其他渠道应该是相同的。开云体育官网登录平台网址图9显示了相对于输入噪声功率的信噪比结果。很明显，自适应RX FFE优于ZF TX FFE的系数偏移。

在这个特殊的情况下，我们故意显示了一个添加了随机错误的30点设置，该设置比采埃孚FFE的另一个20点设置性能更差。这是由于错误的30分频系数不能像随机生成的20分频系数那样有效地取消信道ISI。对于RX自适应FFE，该系统仍然能够在更多的敲击下显示出改进，并且比采埃孚FFE具有显著的优势。在RX端具有适应能力以跟踪任何运行环境和电路变化不仅对标称系统性能很重要，而且对各种条件下的鲁棒性也很重要。

DAC和ADC分辨率的实际考虑

在本节中，我们将包括更现实的系统构建模块，如dac和adc，以了解它们在FFE均衡和系统性能上下剧中的影响和限制。当需要大量的FFE开关时，数字均衡器是更好的选择，因为FFE的混合信号实现受到电路自身寄生的严重限制(见第4节)。因此，数据转换器是实现模拟和数字信号处理之间过渡的必要条件。

DAC用于发射机端，将数字均衡器输出转换为驱动到信道上的模拟信号。接收端使用ADC将通道输出信号转换为数字代码，由后续DSP进一步处理。对于我们的理论分析，我们将假设FFE系数具有比转换器高得多的分辨率。换句话说，我们希望关注转换器的限制及其对系统性能的影响。行为仿真结果提出和结论得出，特别是关于FFE的有效性存在的转换器，以及之间的权衡FFE长度和转换器分辨率。

基于dsp的串行链路系统结构与建模

图10显示了相关系统的修改后的框图。DAC在TX FFE之后添加，ADC在RX FFE之前添加。

在DAC的前面有一个量化器来限制FFE的输出分辨率。adc本身就扮演着量化器的角色。因此，这两种体系结构都包含量化器，可以将多个输入值存入相同的输出值。量子器最重要的非理想性之一是有限分辨率，这是我们为简单起见而分析的重点。

在无限分辨率FFE系数的情况下，两种架构中的量化器可以具有相同的楼梯状直流传递函数，如图11所示。转换器的分辨率(由比特数指定)决定了传输曲线中的电平数和步长。在示例图中，使用一个3位转换器来夸大楼梯的清晰度。量化误差图可以通过从理想输入中减去量化输出得到。锯齿曲线(中间图)显示1 / 2步长范围。我们还可以在应用随机输入时绘制量化误差的直方图。由于数据转换器的内在量化误差增加到系统中，误码率(BER)将会增加。