RX基于adc的FFE
在ADC完成后，如果ADC以符号速率采样一个数据点，则在符号域中执行均衡。与模拟FFE相比，数字FFE在数学上不那么复杂，更具有可扩展性，因为它是FFE系数和采样传入数据之间的卷积。它可以使用管道结构实现，其中吞吐量可以保持，而芯片面积和延迟只会随着FFE丝路长度线性增长。因此，就PPA矩阵而言，提供具有较长敲击长度的FFE成为一种可行的解决方案，它可以以合理的成本处理远离主光标的反射和阻抗不连续。
基于RX adc的DFE
与基于adc的FFE相反，相对于FFE的情况，基于adc的DFE并没有从这种架构变化中受益太多。原因是，与模拟DFE情况相同，DFE调整需要计算并应用于数据路径，现在由一个符号UI中的一个fe调整值表示。为了弥补DFE调整计算的时间要求，一种可能的方法是注入额外的延迟周期。基于adc的DFE和相关的延迟注入使得DFE在PPA矩阵中的效率较低。
ADC-specific因素
ADC的性能对于基于ADC的EQ架构至关重要。当今最先进的ADC设计将无法以线速率采样数据，因此，一组具有固定延迟时间的ADC与ADC的基本时钟相关联，用于以线速率获取每个UI一个样本。在这个过程中，引入了额外的延迟，并发生信号退化，即电容负载和噪声。因此，部分基于dsp的EQ性能增益将被这种非理想性和延长的延迟所消耗。
选举委员会
FEC应用于25Gbps一代，在50+ Gbps PAM4运行条件下显示出其必要性。在112Gbps及以上，FEC有望成为EQ架构的重要组成部分。我们的研究[8]表明，FEC的性能取决于RX切片器的信噪比、ISI和DFE系数/调整引起的突发误差以及调制方案。我们将在下一节中进一步讨论FEC在均衡方面的性能。
均衡器效果
我们使用内部高速链路仿真平台[9][10][11]在112Gbps下进行了一系列PAM4和PAM8仿真，以研究不同均衡方案的有效性。本文所研开云体育官网登录平台网址究的信道(其中仿真结果显示在表1中)来自我们的信道数据库。这些信道模拟了实际情况，其中在28GHz时插入损耗约为30dB，具有真实的ILD(插入损耗偏差)和ICR(插入损耗-串扰比)特征。
变送器配置如下:输出差幅= 1.0Vp p (diff)， 20%-80%升降时间≈6ps, PAM4/8电平失配(RLM) = 0.95，回波损耗≈-10dB, TX BUJ(有界不相关抖动)= 0.04UIp p， TX DCD(占空比失真)= 0.019 UIp p， TX RJ(随机抖动)= 0.01UIrms，和4-tap TX EQ与2前光标和1后光标水龙头。
该接收机具有以下配置:返回损耗≈-10dB, RX CTLE AC增益从0到20dB，低频CTLE增益从0到6db, VGA增益从0到20dB, FFE有3个前置游标和最多36个后置游标，DFE有最多40个游标。
TX和RX包的插入损耗为～2.5dB在28GHz。链路拓扑如图8所示。
第一个实验是测试LEQ(线性EQ，由TX FIR, RX CTLE和RX FFE组成)和DFE在不同配置下的有效性。由于CTLE通常是预先确定的，可调性有限，并且TX FIR和FFE在数学上是等效的，因此在本实验中，我们在固定TX FIR设置和扫描CTLE设置的同时调整了FFE的螺纹长度。仿真结果如图9所示，在BER = 10时，测量接收机数据切片机的开眼高度(EH)和开眼宽度(EW)4．为了观察LEQ/FFE和DFE的有效性，我们在两种不同的安排下绘制了模拟图。图9(a)绘制了EH/EW结果，先按FFE长度排序，再按DFE长度排序。图9(b)表示相同的数据，但它先按DFE长度排序，然后再按FFE长度排序。
可以注意到一些观察结果:FFE的性能，在EH和EW方面，与它的龙头长度很好地缩放。随着FFE长度的增加，它呈现出近似单调的增加，而DFE被认为为这些链接提供了补充作用。另一方面，与FFE相比，DFE的均衡效果不那么线性。对于这些通道，可以看开云体育官网登录平台网址到，无论DFE长度如何，都需要至少5个tap FFE。FFE和DFE之间的一个关键区别是FFE处理前体ISI的能力，这些结果证明并支持了这一理论。此外，FFE也可用于补偿CTLE的缺陷和/或PVT变化。
第二个观察结果是在FFE或DFE长度达到约30拍击后饱和的最佳EH/EW性能。这再次与通道特性相吻合，这些测试通道的显著反射和阻抗不连续都在PAM4调制方案下以112Gbps的25 ~ 30UI左右结束。开云体育官网登录平台网址
我们还使用PAM8调制方案在112Gbps下进行了同样的实验，结果如图10所示。结果表明在LEQ/FFE和DFE均衡有效性方面有相同的趋势。PAM8的结果还表明，由于额外的调制水平和调制ISI，与PAM4相比，EH/EW进一步退化。虽然PAM8调制降低了符号速率，消耗更少的带宽，但与PAM4相比，均衡需求增加。例如，对于通道#3，最小FFE长度大约增加了5个点，因为PAM8需要更复杂的均衡来实现相同的误码率性能。
接下来的实验是检验均衡方案在处理不相关抖动和噪声方面的能力。不相关噪声是HSIO系统中最具挑战性的因素，因为这些噪声通常无法有效补偿。最常见的不相关噪声源包括串扰、电源噪声和转换的抖动/噪声源(例如通过极限放大器的抖动/噪声)。众所周知，线性均衡方案，如TX FIR, RX CTLE和RX FFE，不适合这些不相关的噪声，因为它们倾向于放大这种类型的噪声。另一方面，由于决策反馈机制中决策信号是无噪声的，DFE在处理不相关噪声时更有效。
我们进行了一项实验设计，在保持所有其他条件不变的情况下控制串扰振幅。选择通道#3是因为它代表最坏情况的通道，因此EH/EW结果不饱和。以EH和EW表示的仿真结果如图11所示。
我们添加了“无DFE”的情况作为基线，并进一步将DFE长度延长到40次，以便进行更清晰的比较。仿真结果提供了一些有趣的见解:首先，当DFE长度为0时，从EH数据点可以看出，串扰不直接由FFE补偿。其次，FFE和DFE不能补偿或消除串扰噪声，因为EH/EW随着串扰振幅的增加而逐渐减小，而FFE和DFE的系数在模拟中并不饱和。(3)随着串扰幅度的增大，DFE对EH的影响越来越明显。最后，当串扰噪声比原串扰噪声达到15dB时，链路不再能达到误码率104因此，EH和EW都为零。
然后我们观察实验中接收切片机的SNDR，如图12(a)所示。与图11相比，SNDR图显示了串扰效应，其中最终的最佳SNDR，即最大FFE和DFE丝锥长度，与链路中的串扰噪声量很好地对齐。15dB串扰情况，链路不能达到误码率104，在接收机的数据切片器上仍然可以提取SNDR图。我们使用无DFE情况作为基点进一步处理结果，并生成如图12(b)所示的图。图12显示了几个有趣的因素:首先，只要FFE的最小量，或者更准确地说，线性均衡覆盖了游标前和游标后ISI, DFE提高SNDR的能力是显著的，特别是在FFE长度较短的情况下。然后，在完全均衡的情况下，即FFE 30次，DFE将在重不相关噪声条件下继续改善SNDR。最后，它表明，对于不相关的噪声，如串扰，我们只需要几个DFE轻敲就能达到最佳效果。
在同样的实验中，采用PAM8调制方案也得到了相似的结果，结果如图13所示。它展示了我们前面看到的相同的趋势，PAM8虽然以较低的频率运行，但需要更多的均衡来达到其最佳点。请注意，由于PAM8的符号级分离比PAM4小，因此15dB情况无法工作，无论EQ设置如何，RX切片器都无法检测或恢复数据。与PAM4情况相同，结果还指出，需要一个短的DFE来补偿不相关的噪声。
FEC是下一代均衡的重要组成部分。我们的研究[8]表明，FEC的性能，即误码率的改善量，通常以10个标度为单位，取决于多个因素，包括FEC方案、接收机处看到的残余噪声、调制方案(如NRZ、PAM4、PAM8)、编码方案(如线性编码、灰色编码)、均衡方案和设置。图14显示了Reed Solomon RS(544, 514, 10) FEC误码率在PAM4和PAM8调制方案之间的增益比较。
从图14中，我们可以看到FEC误码率增益从PAM4退化到PAM8。原因是在NRZ方案中，只有两个能级，当噪声出现在外围区域时，误差不会进一步扩大。在PAM4或PAM8中，出现在一个符号电平两端的噪声将继续增加错误概率，因为很有可能在它旁边有另一个符号电平。另一个关键因素是ISI和DFE抽头系数引起的突发误差。当噪声引起决策错误时，DFE反馈机制将经历一个较长的错误周期。决策错误的概率随着DFE抽头系数的增加而增加。FEC特性表明，需要限制DFE系数。这意味着设计人员需要仔细平衡均衡方案，以便能够维护解决方案空间。此外，如果由于FEC的考虑，DFE的能力将受到限制，这意味着系统开发人员将需要仔细控制系统中不相关噪声(例如串扰)的数量。
结论和下一步
在本文中，我们回顾了信道均衡化方案，并从性能、功率和面积(PPA)效率方面解释了每种均衡化方案的优缺点。随着数据速率的提高和半导体工艺的进步，均衡方案的选择也将相应地改变。我们还解释并比较了基于模拟的EQ架构和基于adc的收发器设计，这两种架构用于大多数运行在56Gbps以下的收发器，我们相信这将是运行在112Gbps及以上的收发器的主流设计方法。有了先进的处理节点，以前阻碍基于adc的设计的功率和面积变得更容易接受，同时它可以使用DSP方法实现更精细的均衡方案。
我们还进行了一系列实验来检验均衡方案的有效性，特别是CTLE, FFE, DFE和FEC。我们得出结论，DFE能够在相对较短的轻接长度下降低信道ISI，而FFE则需要补偿前导码ISI，弥补CTLE的不足，并补偿收发器的PVT变化。此外，FFE在均衡能力和相对而言在DSP领域的实现的易用性方面被证明更具可扩展性。我们还定量地证明了DFE在处理串扰等不相关噪声方面的有效性。当使用线性均衡器(如CTLE和FFE)充分补偿信道ISI时，长度相对较短的DFE可以帮助系统提高SNDR和误码率。
我们还讨论了FEC及其与均衡方案的相互作用。我们的研究表明，为了提高FEC性能，系统开发人员和设备设计人员需要仔细平衡EQ方案并选择链路组件。
展望未来，下一代串行链路还有许多开放的领域和挑战。例如，基于adc的收发器设计的延迟要大得多，这对于某些应用程序来说将是一个问题。随着未来对高数据速率的需求，对超越PAM4和PAM8的高级调制方案的探索将再次出现。
本文在2018年设计展上发表。
参考文献
[1] ITRS高速I/O速度路线图(2013年修订版)，ITRS, 2013。
[2] J.库兹韦尔，《数字通信导论》，纽约，John Wiley & Sons出版社，2000年。
[3] J.普罗基斯，数字通信，第四版，纽约，麦格劳-希尔，2001。
[4] M. Li，高速下的抖动、噪声和信号完整性，普伦蒂斯大厅，ISBN 0132429616, 2007。
[5]”了解Stratix IV GX器件的预强调和线性均衡特征，应用笔记AP-602, Altera Corp.， 2010。
[6]刘杰和林x "高速通信系统中的均衡，“IEEE电路与系统杂志，第4-17页，2004年。
[7] G. Clark和B. Cain，数字通信纠错编码。全会出版社，1981年出版。
[8] Shimanouchi M.， Wu H.和Li M. "用于高速串行链路误码率仿真的行为FEC模型， 2018年加州圣克拉拉设计展。
[9]李议员和岛内先生，”高速链路抖动与误码率混合仿真新方法， 2011年设计展。
[10]李明、岛内明、吴h、高速链路建模与仿真研究进展， cicc 2013。
[11]吴H.岛内M.和李M. "低误码率下满足超长数据模式的高速链路仿真策略， 2014年加州圣克拉拉设计展。
