硅实验室介绍了全面的时序解决方案组合提供抖动性能，以满足最新一代PCI Express®(PCIe) 5.0规范，具有显著的设计余量。Si5332任意频率时钟家族生成的PCIe Gen 5参考时钟具有140 fs RMS的抖动性能，优化PCIe SerDes性能，同时满足Gen 5规范的裕度。Si5332时钟可以生成PCIe和通用频率的任意组合，从而在广泛的应用程序中实现时钟树整合。
Silicon Labs还提供Si522xx PCIe时钟发生器和Si532xx PCIe缓冲区系列，能够提供2个，4个，8个或12个PCIe Gen 1/2/3/4/5兼容输出，使其成为数据中心应用程序中各种PCIe端点的理想选择。
越来越多的数据中心硬件设计，包括网络接口卡(nic)、PCIe总线扩展器和高性能计算(HPC)加速器，正在使用低功耗1.5 V或1.8 V电源，以最大限度地降低整体功耗。Si522xx和Si532xx器件由1.5 - 1.8 V电源导轨供电，是业界最低功率的PCIe时钟和缓冲器。Si522xx和Si532xx输出驱动器Silicon Labs经过验证的推挽式高速电流转向逻辑(HCSL)技术，该技术消除了使用恒定电流输出驱动器技术的传统PCIe时钟所需的外部终止电阻的需求。
Silicon Labs的新时钟产品完全兼容PCIe Gen 5通用时钟、独立参考无扩展(SRNS)和独立参考独立扩展(SRIS)架构。尽管PCIe Gen 5有更严格的抖动要求，但Silicon Labs的新产品不需要离散电源滤波组件，简化了PCB布局，同时确保板级噪声不会降低时钟抖动性能。电路板设计人员可以无缝迁移现有的PCIe Gen 1/2/3/4设计，采用插拔兼容的Si5332、Si522xx和Si532xx时钟，轻松升级现有设计，以利用更快的PCIe串行接口。
Silicon Labs计时产品总经理James Wilson表示:“Silicon Labs致力于提供一流的计时解决方案，以简化向更高速度的PCI Express的迁移。“数据中心设计人员希望利用PCIe Gen 5来提高CPU和工作负载加速器之间的互连速度，包括gpu、fpga和专用加速器解决方案。增加网络、存储和人工智能资源之间的带宽将有助于实现行业向400G以太网的过渡。”
Silicon Labs PCI Express时钟抖动工具已经更新，包括精确测量PCIe Gen 5参考时钟抖动所需的滤波器。该软件极大地简化了PCIe时钟抖动测量，确保按照PCI-SIG Gen 1/2/3/4/5公共时钟，SRNS和SRIS规范规定应用适当的滤波器，同时以易于阅读的格式提供结果。这个用户友好的实用程序可在免费silabs.com/pcie-learningcenter．
定价和可用性
Si5332任意频率时钟、Si522xx PCIe时钟和Si532xx PCIe缓冲区的样品和量产现已上市。样品在两周内发货，量产可在四周内提供。以下是10000单位美元的价格:
- Si5332的价格从6输出设备的4.25美元到12输出设备的4.90美元不等
- Si522xx的定价范围从2输出设备的1.27美元到12输出设备的2.76美元不等
- Si532xx的定价范围从4输出设备的1.40美元到12输出设备的2.10美元不等
以下开发工具包可提供快速、简单的产品评估:
- Si5332任意频率时钟:Si5332- 6ex - evb，售价149美元(建议零售价美元)
- Si522xx PCIe时钟:Si52204-EVB，售价140美元(建议零售价美元)
- Si532xx PCIe缓冲区:Si53208-EVB，售价175美元(建议零售价美元)
有关新的Silicon Labs PCIe时钟和缓冲区产品或订购样品和开发工具包的更多信息，请访问silabs.com/pcie-learningcenter．