Cadence设计系统公司随着Cadence的发布,进入了系统分析和设计市场®与传统的现场求解器技术相比,Clarity 3D Solver提供了高达10倍的模拟性能和无限容量的黄金标准精度。利用多处理技术,Clarity 3D Solver可以有效解决在芯片、封装、pcb、连接器和电缆上设计复杂3D结构时遇到的电磁(EM)挑战,为任何拥有桌面、高性能计算(HPC)或云计算资源的工程师带来真正的3D分析。Clarity 3D求解器可以轻松地从所有标准芯片、IC封装和PCB实现平台读取设计数据,同时为使用Cadence Allegro的设计团队提供独特的集成优势®和艺术大师®实现平台。欲了解更多信息,请访问www.cadence.com/go/3dsolver

在硅中间层,刚性-柔性pcb和堆叠芯片IC封装中发现的高度复杂的结构必须在3D中精确建模,以实现结构优化和高速信号遵从性。高速信令,如112G串行/反串行(SerDes)接口,依赖于高保真互连设计。阻抗的任何微小变化都会对误码率产生负面影响,因此优化需要广泛的研究,包括数十种复杂的提取和模拟。为了适应这种工作负载,遗留字段求解器必须在大型、昂贵的高性能服务器上运行。此外,传统字段求解器技术的速度和容量限制要求用户仔细简化和/或将结构划分为更小的部分,以适应本地计算约束。这种伪3d方法带来的风险是,由于表面模型边界的人为影响,最终模型可能包含不准确性。

Clarity 3D Solver技术解决了在设计5G通信、汽车/ADAS、高性能计算和物联网应用系统时面临的最复杂的EM挑战。Cadence分布式多处理技术使Clarity 3D求解器能够提供几乎无限的容量和10倍的速度,从而有效地解决这些更大、更复杂的结构。Clarity 3D求解器可创建高精度的s参数模型,用于信号完整性(SI)、功率完整性(PI)和电磁兼容性(EMC)分析,使仿真结果与实验室测量结果相匹配。

Clarity 3D Solver经过优化,可以在多台低成本计算机上分配作业,同时在更强大、更昂贵的服务器上运行时保持同样的效率。与传统的3D现场求解器相比,Clarity 3D求解器采用了独特的分布式自适应网格划分方法,并且内存需求明显更小,这使得它能够广泛利用具有成本效益的云和本地分布式计算。这些优势使cloud-ready Clarity 3D Solver成为优化公司云计算预算的理想选择。

使用Clarity 3D Solver和Cadence Sigrity 3D Workbench,用户可以将机械结构(如电缆和连接器)与系统设计合并,并将机电互连建模为单个模型。Clarity 3D求解器还与Virtuoso、Cadence SiP Layout和Allegro实现平台紧密集成,使3D结构能够在Allegro和Virtuoso环境中进行设计,在分析工具中进行优化,并在设计工具中实现,而无需重新绘制。

Teradyne半导体测试部工程副总裁Rick Burns表示:“在我们超过30层的高密度pcb上实现千兆速度时,我们依靠对复杂结构的精确互连提取来支持信号完整性分析。”“使用Cadence Clarity 3D求解器,我们可以在之前花费的一小部分时间内达到必要的精度。这为我们开启了分析可能性的新时代,因为我们现在可以在以前运行一个模拟的时间内运行数十个模拟。这减少了设计重复,并帮助我们实现为客户提供最高产量和最低成本测试的承诺。”

海思平台技术高级总监Catherine Xia表示:“随着我们进入超越摩尔时代,多物理场模拟对我们未来的芯片和系统设计变得越来越重要。”“传统的3D现场求解器技术已经无法满足我们对整个系统的模拟要求,包括芯片、封装、PCB和外壳。我们非常高兴看到Cadence Clarity 3D求解器带来的突破性性能和容量,我们期待Cadence带来更多系统级仿真创新。”

Cadence高级副总裁兼定制IC和PCB集团总经理Tom Beckley表示:“我们新成立的系统分析小组正在下一代算法方面开辟新天地,以解决IC,封装,电路板和完整系统中最困难的电磁挑战。“Clarity 3D求解器是首个重大技术突破,它将Cadence的产品组合扩展到传统的eda之外,进一步推进了我们的系统设计实现战略,并使我们能够扩展我们的系统组合和市场机会。借助Clarity 3D求解器,半导体和系统公司可以解决当今最具挑战性的广泛应用中的系统级问题,包括112G通信网络、物联网、汽车/ADAS和其他复杂的高速电子系统。”

亮点:

  • 作为Cadence系统分析计划的第一款产品,Clarity 3D Solver为电磁模拟提供了高达10倍的速度,具有几乎无限的容量和黄金标准的精度
  • 新的突破性架构可以在针对云和本地分布式计算优化的数百个cpu上运行
  • 真正的3D模型提取消除了手动减小建模结构尺寸的风险
  • 轻松读取来自所有标准芯片和IC封装平台的设计数据,并提供与Cadence实现平台的独特集成

欲知详情,请浏览cadence.com