eSilicon是FinFET asic IP平台和2.5D封装解决方案的提供商，与野河科技该公司今天在DesignCon 2019上宣布推出一款测试系统，可满足56/112G PAM4操作的信号完整性要求。
由于对信号完整性和信噪比(SNR)的高要求，高波特率PAM4测试/表征系统的设计具有挑战性。测试系统设计利用即将推出的IEEE P370标准与802.3bs合规指标、OIF CEI - 56G PAM4和COBO来验证所需的性能。Keysight的先进设计系统用于探索功率谱密度，检查有效测试需要多少带宽，以及IEEE P370的哪些具体指标是最重要的，如回波损耗、等效回波损耗、时域反射计(TDR)和阻抗分析。基于eSilicon 56G PAM4 & NRZ dsp的7nm SerDes用于驱动通信通道。开云体育官网登录平台网址
该设计采用了信道建模平台，提高了超过70GHz的去嵌入质量，建立了明确的均衡目标，并创建了适合即时三维电磁设计的先进参考设计。设计的核心是Samtec公司的公牛眼®考试分数制．三个独立的团队参与设计。有两支队伍驻扎在怀尔德河，他们使用ANSYS®基于™而且Simbeor太赫兹软件,分别。第三支队伍驻扎在萨姆泰克。
Wild River Technology的创始人兼CTO Al Neves表示:“我们的设计方法减少了旋转，缩短了进度，使我们能够通过系统的设计方法实现与新兴的IEEE P370标准的一致。“我从早期的阿波罗任务中得到了这种方法的想法，他们由三个团队独立并同时工作来计算发射轨迹。我们都知道，这导致了阿波罗计划的成功，也导致了我们测试系统设计的成功。”
eSilicon IP营销高级总监David Axelrad说:“我们对这个测试系统的设计感到很高兴——我们的下一阶段是设计和建造一个适合70GHz的测试插座。”“目前只有少数几家公司拥有这种速度的芯片，eSilicon专注于成为第一家生产真正的7纳米长距离DSP SerDes芯片的公司。”
eSilicon将在旧金山的Samtec展台#737展示其56G PAM4和NRZ dsp的7nm SerDesDesignCon 2019．