最近，《信号完整性杂志》(Signal Integrity Journal)向Cadence公司的产品工程架构师Ken Willis询问了产品开发、业务挑战以及SI/PI设计的最新发展。威利斯在高速数字电路的建模、分析、设计和制造方面拥有超过25年的经验，对这些主题有各种各样的见解。在加入Cadence之前，他曾在泰科印刷电路集团、康柏计算机、Sirocco Systems、Sycamore Networks和Sigrity担任工程、技术营销和管理职位。以下是这次谈话的摘要，经过了篇幅的编辑。
SIJ:在信号完整性和电源完整性产品方面，您的产品开发方法发生了怎样的变化?
肯·威利斯(KW):我认为主要的区别在于与设计过程的整合。从历史上看，用户关注的只是能够分析他们的设计。现在他们还希望能够实例化对设计的更改。更高级的客户正在将更多的重点转移到预先的可行性和权衡分析，并衍生约束来驱动设计过程。
SIJ:你认为Cadence在技术上面临的最大挑战是什么?
千瓦:从信号完整性的角度来看，它是速度和容量。从这个角度来看，系统级设计落后于芯片级设计。客户想要完整的设计级PI和SI分析覆盖，并采取更详细的级别。在一个用户的PC上运行所有东西很快变得不切实际。用户希望在前端运行许多扫描模拟，以了解前端的设计空间，并在后端运行详细的布局后验证模拟，并在两者之间进行设计分析。在几台大型机器上运行的多核多线程进程将成为常态，趋势是越来越多的云计算。
SIJ:从商业角度来看，挑战是什么?
千瓦:寻找和留住人才将永远是一个持续的挑战。这是EDA领域的赌注。但我认为在SI/PI领域，现在的商业挑战是位移。在这一点上，大多数公司都有一个方法论和SI/PI工具集。要进入市场并销售工具，你必须取代一些根深蒂固的东西，而要做到这一点，你只能提供一些具有主要独特优势的东西。能够不断地获得这些巨大的优势是一个挑战。
SIJ:你能谈谈Cadence的结构吗?不同的业务单位或团队在产品开发/发布过程中如何交互?
千瓦:Cadence的不同业务部门在历史上基本上是独立的，但在过去几年中，我们看到了协同效应的发挥。几年前，我们将定制IC和封装/PCB业务部门结合在一起，现在你看到了回报，因为这些界限模糊了，客户会做异构、多模组设计等事情，将传统IC前端与历史上基于封装的后端结合起来。我们看到的另一个显著协同效应是我们的IP业务部门和系统业务部门之间的协同效应。IP单元大量使用我们的系统分析SI工具，对我们设计和构建的测试系统执行IBIS-AMI建模和系统级模拟，以测试在我们支持的众多接口中运行的IP。这种协同作用开始自然地流向联合IP/系统客户，使他们受益。
SIJ:为什么会有人想在Cadence工作?
千瓦:我认为在cadence工作最吸引人的是——除了可以和
从许多聪明的人身上学到的是，我们每天都与世界上顶尖的电子公司一起工作。我们可以看到他们在做什么，他们面临的挑战是什么，并与他们合作，解决我们行业目前面临的最大挑战。我们正处于电子世界各个细分市场中所有令人兴奋的事情的最密集阶段。作为世界上唯一一家开发IP以及芯片、封装和PCB设计和分析工具的公司，我们有一个独特的有利位置来观察Cadence每天发生的创新和变化。
SIJ:Cadence进行了大量的客户培训。这些年来是如何演变的?你觉得什么最适合你的客户?
千瓦:客户培训已经发展到提供更多的视频点播内容，这是许多人——尤其是年轻的工程师——喜欢学习的方式。这很好，因为它为更多人提供了更多的培训机会。但从我的立场来看，我仍然是老派的，如果我是一个硬件经理，在EDA工具上花了很多钱，我希望每个人都在一个地方进行最初的现场课堂培训体验。然后，所有的视频内容都可以用于特定领域的下一个细化层次。
SIJ:请告诉我们一个最新的SI/PI设计和分析产品。
千瓦:在PI领域，其中一个亮点是Cadence Allegro®PowerTree™技术，该技术提供了动力导轨的原理图级视图，允许在设计过程中运行预先分析，并在物理布局的下游自动设置PI分析。这对方法论有影响，因为它可以跨设计工程师、布局设计师和分析工程师进行基于团队的PI设计和分析。在SI领域，我们已经看到了基于标准的设计的不断发展。SI的大部分活动可以归结为两类;内存接口和串行链路，在发布之前都使用了最新的初步标准。从DDR4开始，我们见证了串行链路建模和分析方法在内存接口领域的渗透。例如，我们看到串行链路通道仿真方法来模拟DDR4和DDR5接口的误码率性能，使用IBIS-AMI来建模高级的自适应均衡。当您进入PAM4和100+ Gbps串行链路时，均衡的建模将进一步推向极端。
SIJ:你能分享一下SI/PI相关产品的产品路线图吗?
千瓦:没有特别。但在接下来的几年里，你将从Cadence看到的SI/PI领域将主要是组合的，将长期以来孤立的领域整合在一起。这方面的例子将是更全面的、联合定制IC和封装/电路板方法。电路板设计将融入系统设计，PI分析将继续融入详细的SI分析，并为设计工程师、布局设计师和分析工程师建立平台，以更有效地协作和利用彼此的工作。Cadence的IP和SI/PI分析的独特组合将加速并使我们能够先于市场需求提供基于标准的解决方案。这一切都将以高性能和基于云计算的解决方案为基础。几年来，我们一直致力于利用机器学习的力量，最近宣布的项目将加速我们的机器学习计划，使我们的工具更容易、更直观地使用。这一切都将汇聚在一起，在我们以前只能猜测的领域发光。这将是一个激动人心的时刻。