目标阻抗已成为配电网络设计的标准工具。它建立了最高阻抗的限制，在模具上的电源轨道应该看到进入PDN。如果PDN阻抗保持在这一限制之下，即使最坏的情况下，从模具瞬态电流将产生一个可接受的低轨道电压噪声。目标阻抗的最简单形式为:
但是，仅仅使用目标阻抗作为设计要求是不够的。有一些来自PDN元件的重要噪声源，一个简单的目标阻抗不能充分解决。需要明确的是，必须保持的电压调节限制是由来自VRM的纹波噪声、直流调节、IR降、来自模具或板上其他电源轨的串扰以及由于动态瞬态造成的电压漂移组成的。目标阻抗只考虑由于动态电流瞬态造成的电压偏移，作为由PDN阻抗控制管理的“噪声源”。
对目标阻抗设计规范的第一个修正是考虑总预算中的其他噪声源，并在动态瞬态电流噪声估计中使用总噪声预算的分配部分。为了保持暂态电流的压降低于可接受的电压噪声阈值，PDN的阻抗，如图所示图1，必须低于某一水平:目标阻抗。
当阻抗剖面不平坦时
如果IC衬垫所看到的PDN的阻抗剖面是一个从直流到瞬态电流的最高频率成分的平坦阻抗剖面，并且我们保持平坦的PDN阻抗低于目标阻抗，那么由于动态电流，IC导轨衬垫上的最坏情况下的电压噪声将小于最大可接受的电压噪声。
图1。一个简化的模型的PDN，如看到的垫模具动力轨道
一个重要的PDN设计目标是为PDN设计一个平坦的阻抗剖面，低于目标阻抗。这是一个“健壮的”PDN的基本标准。在这种情况下，最坏情况下的电压噪声，由于动态电流激励，获得的最大瞬态电流将始终小于最大可接受噪声。
图2。从模具电源导轨上的垫片看PDN的阻抗剖面
虽然平坦阻抗剖面是一个重要的目标，但在许多情况下，在整个频率范围内实现平坦阻抗剖面成本太高。在阻抗剖面中可能有峰值。这些问题通常出现在不同互连元素之间边界的接口上，例如
- VRM与散装去耦电容之间的电压
- 在大块去耦电容器和MLCC电容器之间
- 在封装引线电感和模上电容之间
图2显示了PDN的典型阻抗剖面的一个例子，可以看到Vdd轨道的衬垫显示了一些峰值，有些比其他的更大。在平坦阻抗剖面的特定情况下，使用目标阻抗作为设计目标是一种稳健的解决方案。当阻抗曲线出现峰值时，仅用目标阻抗无法准确预测最坏情况下的电压噪声。
将峰值阻抗设计在目标阻抗之下可能会使PDN非常昂贵。例如，这将需要许多MLCC电容器，以及电源和地平面之间的薄电介质。相反，在出现峰值时引入了第二个标准，用于可接受的性能。
PDN中阻抗峰的特征
PDN中的每个阻抗峰值都是由并行RLC电路产生的。每个高峰有四个特征:
- 并联谐振频率
- 特性阻抗
- 峰值阻抗
- 的品质因数
平行谐振频率是感应电抗等于电容电抗的频率。这是根据
用来表征RLC电路的特征阻抗是电容器的无功阻抗等于电感的无功阻抗时的阻抗，它发生在平行谐振频率处。不要将它与传输线的特性阻抗混淆;它只是RLC电路的另一种阻抗。它们相交处的阻抗，即特征阻抗，由
峰值的q因子与任何等效串联电阻(R项)产生的阻尼有关，R项来自引线电阻、介质损耗或其他互连电阻，由
在q因子大于1的情况下，峰值阻抗与每一项相关
当从两种重要的电流波形(阶跃响应和方波响应)分析电容上的电压时，可以看到这些术语的重要性。
阻抗峰值的阶跃响应
作为一阶模型，从模具引出的电流可以被建模为电流源。对于特定的上升时间，阶跃电流变化的带宽为
当电流源有阶跃电流变化且上升时间小于3.5 nsec时，带宽大于100mhz。如果并联谐振频率低于100 MHz，则RLC电路对阶跃电流变化的电压响应是阻尼正弦波。阻尼正弦波的频率为平行谐振频率。正弦阻尼波的峰值振幅由
中显示了此响应的示例图3．这表明，当存在阶跃电流变化以使PDN上的峰值电压噪声保持在可接受的噪声电压以下时，每个峰值的特征阻抗都应低于目标阻抗。如果是这种情况，那么PDN上的最坏情况电压噪声将小于最大可接受水平。这是健壮PDN的第二大限制性标准。通常，将特性阻抗设计为低于目标阻抗也是一种昂贵的选择。
图3。当核心逻辑电流在电流负载下发生阶跃变化时，动力轨的模上电压噪声测量值也随之变化。叠加在步进电流上的是各个时钟边缘的噪声响应。注意在释放过程中有阻尼的正弦波
图4。当核心逻辑电流在峰值阻抗频率处为方波时，测得晶片上的电压噪声
一些风险可能是可以接受的，要么永远不会有一个最坏情况的瞬态电流，其上升时间足够短，以激发整个峰值，要么这个峰值电压噪声可能是可以接受的，如果它只存在很短的一段时间。但是另一种电流波形可能会从PDN中的峰值阻抗中产生更多的噪声。
共振响应
当瞬态电流呈方波形状，且重复频率恰好在谐振峰值频率处时，平行谐振频率处电流方波的正弦波频率分量所产生的峰值电压噪声为
如果模轨上的电压为标称值，那么这个正弦波谐振响应将集中在标称值减去一些IR降。噪声偏移就是振幅，也就是峰间值的一半。标称以上和以下电压为:
相同的瞬态峰间电流，但在谐振频率处，产生的电压噪声偏移可达0.64 × q因子×阶跃响应电压噪声，均高于和低于标称电压。在一些关键的任务工业中，最大电压是很重要的，因为电路不允许电应力过大。在其他行业中，由于设置时间要求、Vmin和Fmax考虑因素，最低电压很重要。电流谐振方波将电压噪声驱动到峰值电压需要大约q个周期因子。当Z0特性阻抗满足目标阻抗时，q因子为1/0.64 = 1.57或更多时，峰值噪声电压将超过最大允许噪声。但是，为了满足这一判据，不仅最大的最坏情况瞬态电流必须在平行谐振频率调制，它还必须存在一个q因子的周期，以达到这一最坏情况。
图5。具有三个高q因子并联谐振峰的阻抗剖面。它们出现在各种PDN元素的边界上。
并联谐振的q因子越大，即由于较小的阻尼而产生的峰值越尖锐，谐振响应就越大，但必须驱动PDN的时间越长才能达到全峰值噪声。图4是当瞬态电流方波驱动模上PDN时，在模具上测量的谐振响应电压的一个例子。
在设计为完全鲁棒且不受谐振峰值激励的PDN中，最坏情况电压低于可接受的噪声阈值，因此并行谐振峰值阻抗必须低于1.57×目标阻抗。1.57因子是由于正负谐振偏移为0.64 ×瞬态× Zpeak，当阻抗峰值为1/0.64 = 1.57 × Ztarget时，在谐振条件下达到全电压公差。
整个谐振波形由于直流IR降而偏置和减小，因此电压的最小值可能比电压的最大值离标称电压更远。当共振被充分激发时，将阻抗峰值降低到该水平以下将使最坏情况下的峰间噪声保持在可接受的水平以下。但这通常是非常昂贵的，特别是当谐振峰来自于模上电容和封装引线电感时。
通常，基于最坏情况瞬态电流恰好发生在平行谐振频率并持续q因子周期的不太可能的可能性，一些风险是可以接受的。许多成功部署的产品峰值高度可达目标阻抗的3倍。这是一个比完全鲁棒PDN高2倍的阻抗峰值高度。
但是，即使是一个完全鲁棒的PDN，其所有峰值都低于1.56×目标阻抗，在一组特殊条件下，PDN电压噪声仍可能高于可接受的极限。这就是异常涌浪可能形成的时候。
超级巨浪
如果PDN阻抗谱有两个或两个以上的高q因子并联谐振峰，每一个都低于目标阻抗，在最坏的情况下，如果单独激励，没有一个峰可能会产生过大的电压噪声。
图6。流氓波产生的顺序激励两个共振峰，由当前波形显示在下面的图表
图7。PDN上测量的电压噪声来自两个不同的具有相同振幅的电流方波，激发每个共振。在极右屏幕中，这两种激励的相位完全正确，以激发比其他两种响应都大的异常波
然而，对于谐振响应的特定组合，有可能依次精确地在相位中建立，以激发最低频率峰值，然后在其响应峰值时，第二高频率峰值，在其峰值时，最高频率峰值。
当多个频率的海浪完全同步叠加时，它们会产生异常巨大的波浪高度，这被称为异常波浪。当多个电流波形被排序以激发多个高q因子峰值时，pdn上的电压噪声可以显示出较大的峰值，这被称为异常波。
图5是具有三个高q因子并联谐振的PDN阻抗剖面的一个例子。当这个PDN被至少两组连续的方波电流激励，并精确地优化了持续时间和相位，它们可以激发PDN上的异常波。每个方波激发不同的共振，峰值电压相互叠加。即使每个峰值都低于1.56×目标阻抗，满足可接受噪声的完全鲁棒要求，所产生的电压流氓波也很容易超过可接受的噪声水平。
图6是这个PDN上模拟异常涌浪的一个例子。来自核心逻辑电路的瞬态电流波形有多大可能与特定的谐振频率完全匹配，并在谐振中保持足够长的时间来激发完全相控的峰值振幅?在关键应用中，它只需要发生一次，就会导致超出电压要求。这可能会导致过度压力状况，或间歇性操作。图7是PDN上测量到的异常波响应的一个例子，来自恰好正确的电流波形的不幸发生。
结论
一个健壮的PDN被设计成具有低于目标阻抗的平坦阻抗剖面。这应该始终是每个PDN的设计目标。平坦的阻抗剖面将消除共振响应的机会，并提供来自自攻击Vdd电流的确定性噪声。当阻抗曲线不是平坦的，但有平行谐振峰时，保持峰值阻抗低于目标阻抗不足以成为完全鲁棒PDN的标准。
许多设计都是性能、风险和成本之间的平衡。当成本是一个重要的驱动力时，一个可接受的风险可能是当并联谐振的特征阻抗被设计成低于目标阻抗。这将使阶跃电流的峰值电压噪声响应保持在可接受的噪声范围内。
但即使这个标准对于罕见的电流波形也不够可靠。当可以谐振驱动峰值时，所有阻抗峰值高度应小于1.56×目标阻抗。由于有多个高q因子峰值，即使这个条件对于完全健壮的PDN来说也不够。在极少数情况下，当多个峰值按相位顺序激发时，可能会产生电压振幅高于可接受电压噪声极限的流氓波。
最后，一个完全健壮的PDN需要包括每条轨道上所有噪声源的最坏情况组合，从自我攻击噪声到相互攻击噪声。所有的设计都是在性能、成本、风险和满足进度目标之间的权衡。每种类型的产品在这些因素之间都有不同的适当平衡。在许多消费产品中，成本是最大的驱动因素，一些风险是可以接受的。在高可靠性产品中，低风险是驱动力，所有这些影响都必须包括在任何PDN分析中。目标阻抗是指导设计的起点，但在低风险产品中，它不足以作为设计的依据。
参考文献
1.L. D. Smith和E. Bogatin，“PDN设计的电源完整性原则-简化:高速数字产品的鲁棒和成本效益设计”，普伦蒂斯霍尔现代半导体设计2017年4月。
2.S. Sandler，《电源完整性:电子系统中电源相关参数的测量、优化和故障排除》，麦格劳希尔教育2014年11月。
